A. 存儲器設計題！
（1）需要8片，因為16/2=8。
（2）因為16K=2的14次方，所以需要14位地址，即A13～A0。
（3）因為每個晶元都是2K×8位，而2k=2的11次方，所以加至各晶元的地址線是需要11位，即A10～A0。
（4）產生片選信號的地址線時去掉加至各晶元的地址線的部分，即A13～A11。
B. 嵌入式系統的存儲器設計需要考慮哪些方面
常見的嵌入式系統
Linux、uClinux、WinCE、PalmOS、Symbian、eCos、uCOS-II、VxWorks、pSOS、Nucleus、ThreadX 、Rtems 、QNX、INTEGRITY、OSE、C Executive
什麼是嵌入式操作系統？嵌入式操作系統是一種支持嵌入式系統應用的操作系統軟體，它是嵌入式系統的重要組成部分。嵌入時操作系統具有通用操作系統的基本特點，能夠有效管理復雜的系統資源，並且把硬體虛擬化。
從應用角度可分為通用型嵌入式操作系統和專用型嵌入式操作系統。常見的通用型嵌入式操作系統有Linux、VxWorks、Windows CE.net等。常用的專用型嵌入式操作系統有Smart Phone、Pocket PC、Symbian等。
按實時性可分為兩類：
實時嵌入式操作系統主要面向控制、通信等領域。如WindRiver公司的VxWorks、ISI的pSOS、QNX系統軟體公司的QNX、ATI的Nucleus等。
非實時嵌入式操作系統主要面向消費類電子產品。這類產品包括PDA、行動電話、機頂盒、電子書、WebPhone等。如微軟面向手機應用的Smart Phone操作系統。
C. 【計算機組成原理】存儲器設計問題
1、要考慮速度問題，即CPU和存儲器之間的速度；
2、容量問題，CPU的訪問地址線要能夠足夠存儲單元用。
3、成本問題，要適合要設計的系統，成本要低；
4、可靠性問題
5、存儲器類型，選用eeprom還是flash rom,還是EPROM等等
第一問：ROM需要6個，先用兩個組成2K*8一組，再用3組組成6K*8的ROM；RAM需要4個晶元組成2K*8.總計8K，所以需要13條地址線。片選信號，CPU的WR RD分別連接RAM晶元的EN ,OE ; EA連接ROM的OE。
晶元數量的計算方法為 數量n =ROM或RAM的總容量/ROM或RAM單個晶元的容量
D. 選用2764 EPROM 存儲晶元，設計一個64KB的程序存儲器，寫出設計步驟…
4.2參見p.106-107
匯流排操作指的是發生在匯流排上的某些特定操作，匯流排周期指的是完成一次特定匯流排操作所需的時間。對8088而言其典型的匯流排周期由 4個T狀態組成。PC/XT所採用的時鍾頻率為4.77MHz，每個T狀態的持續時間為210ns。如果CLK引腳接5MHz的時鍾信號，那麼每個T狀態的持續時間為200ns。
4.4解答：
當8088進行讀寫存儲器或I/O介面時，如果存儲器或I/O介面無法滿足CPU的讀寫時序（來不及提供或讀取數據時），需要CPU插入等待狀態TW。（在T3前沿檢測Ready信號，若無效則插入TW 。）
具體在讀寫匯流排周期的T3和T4之間插入TW。
4.6參見p.99，p.110
8088的某些輸出線有三種狀態：高電平、低電平、懸空(高阻態)，稱為三態能力。在高阻狀態，CPU放棄其了對該引腳的控制權，由連接它的設備接管。
具有三態能力的引腳有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，IO/M*，WR*，RD*，DEN*，DT/R*。
4.11
匯流排周期 IO/M* WR* RD*
存儲器讀 低 高 低
存儲器寫 低 低 高
I/O讀 高 高 低
I/O寫 高 低 高
4.12 答：
取該指令時引發存儲器讀匯流排操作。執行該指令時引發I/O讀匯流排操作。（時序圖略）
4.13 8088系統最小組態下，對指令ADD [2000H]，AX （長度3B）。
答：取該指令時需要3個匯流排周期，均為存儲器讀周期。
執行該指令時需要4個匯流排周期，2個為存儲器讀匯流排周期（讀出字操作數參與運算），2個為存儲器寫匯流排周期（保存16位運算結果）。
4.15 參見p.106圖
74LS373 的G為電平鎖存引腳，控制選通且轉為無效時鎖存數據。
OE* 輸出允許引腳，信號來自ALE。
4.16 參見p.106圖
數據收發器74LS245 是8位雙向緩沖器，G*控制端為低電平有效，可傳輸數據；DIR控制導通方向：DIR＝1，A→B；DIR＝0，A←B。
4.17 參見p.111-112
歸納為：1、8086數據匯流排變為16位，數據地址線復用為AD15~AD0。
2、8086指令隊列程度變為6位元組長，當有2個位元組空才取下一指令。
3、8088引腳IO/M* ，8086變為M/IO*；
4、引腳SS0* 變為BHE*/S7，BHE* 的作用是使D15~D8有效。
5、8086存儲器組織為奇偶分塊，偶地址取字只要讀1次，奇地址取字需要讀兩次。
6、I/O埠大都採用偶地址，目的是引導8位數據到低8位匯流排AD7~AD0上，以提高效率。
=========================
5.1
Cache、主存和輔存的作用——參見 p.120～121
虛擬存儲器——參見p.121
在CPU看來，訪問主存和訪問輔存有什麼不同？
訪問主存：通過存儲器訪問機器指令，按字隨機訪問。
訪問輔存：通過操作系統，按塊順序訪問。
5.2 在半導體存儲器中，RAM指的是 隨機存取存儲器 ，它可讀可寫，但斷電後信息一般會 丟失 ；而ROM指的是 只讀存儲器 ，正常工作時只能從中 讀取 信息，但斷電後信息 不會丟失 。以EPROM晶元2764為例，其存儲容量為8K×8位，共有 8 條數據線和 13 條地址線。用它組成64KB的ROM存儲區共需 8 片2764晶元。
5.4 一個容量為4K×4位的假想RAM存儲晶元，他應該有多少根地址線引腳和多少根數據線引腳？如果讓你來進行設計，那麼它還需要哪些控制引腳？這些引腳分別起什麼樣的控製作用？
解答：
4K×4的晶元應該有12根地址線引腳和4根數據線引腳。
控制引腳應該有：
讀取信號OE*：有效時，表示讀取存儲單元的數據
寫入信號WE*：有效時，表示將數據寫入存儲單元
片選信號CS*：有效時，表示選中該晶元，可以進行讀寫操作。
5.7 什麼是存儲晶元的位擴充和地址擴充?採用靜態RAM的晶元2114（1K*4位）或動態RAM的晶元4116（16K*1位）來組成32KB的RAM存儲區，請問各需要多少晶元？在位方向和地址方向各需要進行什麼樣的擴充？
解答：（參見p.140） 使用多個晶元來擴充存儲數據位的寬度，稱為位擴充。
採用多個晶元在地址方向上進行擴充，稱為地址擴充或字擴充。
用SRAM 2114組成32KBRAM存儲區：2片為一組，得1KB，所以組成32KB就要32組，共需要64片SRAM 2114。
用DRAM 4116組成32KBRAM存儲區：8片為一組，得16KB，所以組成32KB只要2組，共需要16片DRAM 4116。
機床作為機械製造業的重要基礎裝備，它的發展一直引起人們的關注，由於計算機技術的興起，促使機床的控制信息出現了質的突破，導致了應用數字化技術進行柔性自動化控制的新一代機床－數控機床的誕生和發展。計算機的出現和應用，為人類提供了實現機械加工工藝過程自動化的理想手段。隨著計算機的發展，數控機床也得到迅速的發展和廣泛的應用，同時使人們對傳統的機床傳動及結構的概念發生了根本的轉變。數控機床以其優異的性能和精度、靈捷而多樣化的功能引起世人矚目，並開創機械產品向機電一體化發展的先河。 數控機床是以數字化的信息實現機床控制的機電一體化產品，它把刀具和工件之間的相對位置，機床電機的啟動和停止，主軸變速，工件松開和夾緊，刀具的選擇，冷卻泵的起停等各種操作和順序動作等信息用代碼化的數字記錄在控制介質上，然後將數字信息送入數控裝置或計算機，經過解碼，運算，發出各種指令控制機床伺服系統或其它的執行元件，加工出所需的工件。 數控機床與普通機床相比，其主要有以下的優點： 1. 適應性強，適合加工單件或小批量的復雜工件； 在數控機床上改變加工工件時，只需重新編制新工件的加工程序，就能實現新工件加工。 2. 加工精度高； 3. 生產效率高； 4. 減輕勞動強度，改善勞動條件； 5. 良好的經濟效益； 6. 有利於生產管理的現代化。 數控機床已成為我國市場需求的主流產品，需求量逐年激增。我國數控機機床近幾年在產業化和產品開發上取得了明顯的進步，特別是在機床的高速化、多軸化、復合化、精密化方面進步很大。但是，國產數控機床與先進國家的同類產品相比，還存在差距，還不能滿足國家建設的需要。 我國是一個機床大國，有三百多萬台普通機床。但機床的素質差，性能落後，單台機床的平均產值只有先進工業國家的1/10左右，差距太大，急待改造。 舊機床的數控化改造，顧名思義就是在普通機床上增加微機控制裝置，使其具有一定的自動化能力，以實現預定的加工工藝目標。 隨著數控機床越來越多的普及應用，數控機床的技術經濟效益為大家所理解。在國內工廠的技術改造中，機床的微機數控化改造已成為重要方面。許多工廠一面購置數控機床一面利用數控、數顯、PC技術改造普通機床，並取得了良好的經濟效益。我國經濟資源有限，國家大，機床需要量大，因此不可能拿出相當大的資金去購買新型的數控機床，而我國的舊機床很多，用經濟型數控系統改造普通機床，在投資少的情況下，使其既能滿足加工的需要，又能提高機床的自動化程度，比較符合我國的國情。 1984年，我國開始生產經濟型數控系統，並用於改造舊機床。到目前為止，已有很多廠家生產經濟型數控系統。可以預料，今後，機床的經濟型數控化改造將迅速發展和普及。所以說，本畢業設計實例具有典型性和實用性。 第二章 總體方案的設計 2.1 設計任務 本設計任務是對CA6140普通車床進行數控改造。利用微機對縱、橫向進給系統進行開環控制，縱向（Z向）脈沖當量為0.01mm/脈沖，橫向（X向）脈沖當量為0.005mm/脈沖，驅動元件採用步進電機，傳動系統採用滾珠絲杠副，刀架採用自動轉位刀架。 2.2 總體方案的論證 對於普通機床的經濟型數控改造，在確定總體設計方案時，應考慮在滿足設計要求的前提下，對機床的改動應盡可能少，以降低成本。 （1）數控系統運動方式的確定 數控系統按運動方式可分為點位控制系統、點位直線控制系統、連續控制系統。由於要求CA6140車床加工復雜輪廓零件，所以本微機數控系統採用兩軸聯動連續控制系統。 （2）伺服進給系統的改造設計 數控機床的伺服進給系統有開環、半閉環和閉環之分。 因為開環控制具有結構簡單、設計製造容易、控制精度較好、容易調試、價格便宜、使用維修方便等優點。所以，本設計決定採用開環控制系統。 （3）數控系統的硬體電路設計 任何一個數控系統都由硬體和軟體兩部分組成。硬體是數控系統的基礎，性能的好壞直接影響整體數控系統的工作性能。有了硬體，軟體才能有效地運行。 在設計的數控裝置中，CPU的選擇是關鍵，選擇CPU應考慮以下要素： 1. 時鍾頻率和字長與被控對象的運動速度和精度密切相關； 2. 可擴展存儲器的容量與數控功能的強弱相關； 3. I/O口擴展的能力與對外設控制的能力相關。 除此之外，還應根據數控系統的應用場合、控制對象以及各種性能、參數要求等，綜合起來考慮以確定CPU。在我國，普通機床數控改造方面應用較普遍的是Z80CPU和MCS-51系列單片機，主要是因為它們的配套晶元便宜，普及性、通用性強，製造和維修方便，完全能滿足經濟型數控機床的改造需要。本設計中是以MCS-51系列單片機，51系列相對48系列指令更豐富，相對96系列價格更便宜，51系列中，是無ROM的8051，8751是用EPROM代替ROM的8051。目前，工控機中應用最多的是8031單片機。本設計以8031晶元為核心，增加存儲器擴展電路、介面和面板操作開關組成的控制系統。 2.3 總體方案的確定 經總體設計方案的論證後，確定的CA6140車床經濟型數控改造示意圖如圖所示。CA6140車床的主軸轉速部分保留原機床的功能，即手動變速。車床的縱向（Z軸）和橫向（X軸）進給運動採用步進電機驅動。由8031單片機組成微機作為數控裝置的核心，由I/O介面、環形分配器與功率放大器一起控制步進電機轉動，經齒輪減速後帶動滾珠絲杠轉動，從而實現車床的縱向、橫向進給運動。刀架改成由微機控制的經電機驅動的自動控制的自動轉位刀架。為保持切削螺紋的功能，必須安裝主軸脈沖發生器，為此採用主軸靠同步齒形帶使脈沖發生器同步旋轉，發出兩路信號：每轉發出的脈沖個數和一個同步信號，經隔離電路以及I/O介面送給微機。如圖2－1所示： 第三章 微機數控系統硬體電路設計 3.1微機數控系統硬體電路總體方案設計 本系統選用8031CPU作為數控系統的中央處理機。外接一片2764EPROM，作為監控程序的程序存儲器和存放常用零件的加工程序。再選用一片6264RAM用於存放需要隨機修改的零件程序、工作參數。採用解碼法對擴展晶元進行定址，採用74LS138解碼器完成此功能。8279作為系統的輸入輸出口擴展，分別接鍵盤的輸入、輸出顯示，8255接步進電機的環形分配器，分別並行控制X軸和Z軸的步進電機。另外，還要考慮機床與單片機之間的光電隔離，功率放大電路等。其硬體框圖如圖3－1所示： 圖3－2 8031晶元內部結構圖 各引腳功能簡要介紹如下： ⒈ 源引腳 VSS：電源接地端。 VCC：＋5V電源端。 ⒉ 輸入/輸出（I/O）口線 8031單片機有P0、P1、P2、P3 4個埠，每個埠8根I/O線。當系統擴展外部存儲器時，P0口用來輸出低8位並行數據，P2口用來輸出高8位地址，P3口除可作為一個8位準雙向並行口外，還具有第二功能，各引腳第二功能定義如下： P3.0 RXD：串列數據輸入端。 P3.1 TXD：串列數據輸出端 P3.2 INT0：外部中斷0請求信號輸入端。 P3.3 INT1：外部中斷1請求信號輸入端。 P3.4 T0：定時器/計數器0外部輸入端 P3.5 T1：定時器/計數器1外部輸入端 P3.6 WR：外部數據存儲器寫選通。 P3.7 RD：外部數據存儲器讀選通。 在進行第二功能操作前，對第二功能的輸出鎖存器必須由程序置1。 ⒊ 信號控制線 RST/VPD：RST為復位信號線輸入引腳，在時鍾電路工作以後，該引腳上出現兩個機器周期以上的高電平，完成一次復位操作。 8031單片機採用兩種復位方式：一種是加電自動復位，另一種為開關復位。 ALE/PROG：ALE是地址鎖存允許信號。它的作用是把CPU從P0口分時送出的低8位地址鎖存在一個外加的鎖存器中。 ：外部程序存儲器讀選通信號。當其為低電平時有效。
VPP：當EA為高電平且PC值小於0FFFH時CPU執行內部程序存儲器中的程序。當EA為低電平時，CPU僅執行外部程序存儲器中的程序。 XTAL1：震盪器的反相放大器輸入，使用外部震盪器時必須接地； XTAL2：震盪器的反相放大器輸出，使用外部震盪器時，接收外圍震盪信號； （2）片外三匯流排結構 單片機在實際應用中，常常要擴展外部存儲器、I/O口等。單片機的引腳，除了電源、復位、時鍾輸入以及用戶I/O口外，其餘的引腳都是為了實現系統擴展而設置的，這些引腳構成了三匯流排形式： ⒈ 地址匯流排AB 地址匯流排寬度為16位。因此，外部存儲器直接定址范圍為64KB。由P0口經地址鎖存器提供16位地址匯流排的低8位地址（A7～A0），P2口直接提供高8位地址（A15～A8）。 ⒉ 數據匯流排DB 數據匯流排寬度為8位，由P0口提供。 ⒊ 控制匯流排CB 控制匯流排由第二功能狀態下的P3口和4根獨立的控制線RST、EA、ALE和PSEN組成。其引腳圖如圖3－3所示： 3.1.2 8255A可編程並行I/O口擴展晶元 8255A可編程並行I/O口擴展晶元可以直接與MCS系列單片機系統匯流排連接，它具有三個8位的並行I/O口，具有三種工作方式，通過編程能夠方便地採用無條件傳送、查詢傳送或中斷傳送方式完成CPU與外圍設備之間的信息交換。8255A的結構及引腳功能： 1、 8255A的結構 8255A的內部結構如圖3－4所示。其中包括三個8位並行數據I/O埠，二個工作方式控制電路，一個讀/寫控制邏輯電路和一個8位數據匯流排緩沖器。各部分功能介紹如下： （1） 三個8位並行I/O埠A、B、C A口：具有一個8位數據輸出鎖存/緩沖器和一個8位數據輸入鎖存器。可編程為8位輸入、或8位輸出、或8位雙向寄存器。B口：具有一個8位數據輸出鎖存/緩沖器和一個8位輸入或輸出寄存器，但不能雙向輸入/輸出。C口：具有一個8位數據輸出鎖存/緩沖器和一個8位數據輸入緩沖器，C口可分作兩個4位口，用於輸入或輸出，也可作為A口和B口選通方式工作時的狀態控制信號。 （2） 工作方式控制電路 A、B兩組控制電路把三個埠分成A、B兩組，A組控制A口各位和C口高四位，B組控制B口各位和C口低四位。兩組控制電路各有一個控制命令寄存器，用來接收由CPU寫入的控制字，以決定兩組埠的工作方式。也可根據控制字的要求對C口按位清「0」或置「1」。 （3） 讀/寫控制邏輯電路 它接收來自CPU的地址信號及一些控制信號，控制各個口的工作狀態。 （4） 數據匯流排緩沖器 它是一個三態雙向緩沖器，用於和系統的數據匯流排直接相連，以實現CPU和8255A之間信息的傳送。
E. 微機原理與介面技術 存儲器介面設計
用EPROM2732（4Kx8）組成8KBROM，－－需要 2 片；
用SRAM6264（8Kx8）組成40KBRAM，－－需要 5 片。
說明下74LS138解碼器的6個引線A、B、C、G1、G2B、G2A分別與哪些地址線怎樣相連？
－－要和《地址》、《讀控制》、《寫控制》線連接。
怎樣相連？
－－題目沒有具體的連接要求，那麼，怎樣連，都行。
F. SRAM存儲器的設計理念
此設計，來源於數字電子技術中的：D 觸發器。
G. 存儲器的原理是什麼
存儲器講述工作原理及作用
介紹
存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。
2.按存取方式分類
(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。
(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。
(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。
3.按信息的可保存性分類
非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。
永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。
4.按在計算機系統中的作用分
根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。
能力影響
從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。
通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。
影響有效數據速率的參數
有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。
匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。
顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。
DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。
大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。
存儲器讀事務處理
考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。
在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。
第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。
第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。
然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。
實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。
另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。
匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。
很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。
首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。
假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。
選擇技巧
存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。
選擇存儲器時應遵循的基本原則
1、內部存儲器與外部存儲器
一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。
2、引導存儲器
在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。
可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。
H. 設計存儲器
4 塊ROM, 3 塊RAM
對於地址線的連接,注意以下要點
1） 4塊ROM要同時被選中
2） 2塊2k*4的RAM要被同時選中。
至於具體需要幾個片選信號，在個人設計。（你的問題應該改成需要幾個地址線來做片選信號）
個人觀點。^_^
I. 存儲器設計方法:使用128M×8位SRAM晶元設計一個512M×32位的存儲器
需要16片128M*8位的晶元！
J. 單片機及存儲器擴展的設計
電路如圖所示,U3地址范圍：0000H～7FFFH，U5地址范圍：8000H～FFFFH；CPU用89C52，內有8KROM