① 有一個16k×16位的存儲器 由1k×4位的dram晶元構成 晶元內64×64結構問 總共需要多少片dram晶元
共64個晶元.每16個晶元組成一組16k的4位組,共4組.存儲器總容量為16Kx16=256Kb=32KB=256Kb=64x1Kx4
② 設計一個16位的存儲器需要哪些元件
組成存儲器最基本單元的是二進制記憶元件，它能存儲1個二進制位，稱為
C．bit
。
③ 有一個16k*16位的存儲器
你好，
16k*16 8k*8 前面表示地址大小，後面表示位數大小。
首先要2片8k*8的SRAM晶元構成16位數據，
再構成2倍地址長度。即2*2=4片。
希望對你有幫助。
④ 16位字長的機器可以訪問的最大存儲空間為多少怎麼來的
1． 3． 3物理地址的形成
在 80X86 系列機中， 最低檔 CPU 是 8086， 它只有 20 根地址線， 直接定址能力為 2^20 B，也就是說， 主存容量可達 1MB， 物理地址編號從 0 ～ 0FFFFFH。 這樣一來， CPU 與存儲器交換信息必須使用 20 位的物理地址。 但是， 8086 內部卻是 16 位結構， 它裡面與地址有關的寄存器全部都是 16 位的， 例如， SP、BP、SI、DI、IP 等。 因此， 它只能進行16 位地址運算， 表示 16 位地址， 尋找操作數的范圍最多也只能是 64KB。 為了能表示 20 位物理地址， 8086 的設計人員提出了將主存分段使用的方案： 將 1MB 的存儲器按 64KB 分段， 設置 4 個段寄存器 CS、DS、SS、ES， 保存當前可使用段的段首址。 如果使各段的段首址都從能被 16 除的地址開始， 那麼， 這些段首址的最低 4 位總是 0；若暫時忽略這些 0， 則段首址的高 16 位正好裝入一個段寄存器中。 訪問存儲單元時， CPU 可以根據操作的性質和要求， 選擇某一適當的段寄存器， 將它裡面的內容左移 4 位， 即在最低位後面補入了 4 個 0， 恢復了段首址原來的值， 再與本段中某一待訪問存儲單元的偏移地址相加， 則得到該單元的 20 位物理地址（見圖 1． 13）。 這樣一來， 尋找操作數的范圍就可達到 1MB。
⑤ 存儲器由哪幾部分組成，如何使用
存儲器由存儲體、地址解碼器和控制電路組成。
1)存儲體是存儲數據信息的載體。由一系列存儲單元組成，每個存儲單元都有確定的地址。存儲單元通常按位元組編址，一個存儲單元為一個位元組，每個位元組能存放一個8位二進制數。就像一個大倉庫，分成許多房間，大倉庫相當於存儲體，房間相當於位元組，房間都有編號，編號就是地址。
2)地址解碼器將CPU發出的地址信號轉換為對存儲體中某一存儲單元的選通信號。相當於CPU給出地址，地址解碼器找出相應地址房間的鑰匙。通常地址是8位或1 6位，輸入到地址解碼器，產生相應的選通線，8位地址能產生28=256根選通線，即能選通256位元組。16位地址能產生216=65536=64K根選通線，即能選通64K位元組。當然要產生65536根選通線是很難想像的，實際上它是分成256根行線和256根列線，256 X 256=65536，合起來能選通65536個存儲單元。
3)存儲器控制電路包括片選控制、讀／寫控制和帶三態門的輸入／輸出緩沖電路。
①片選控制確定存儲器晶元是否工作。
②讀/寫控制確定數據傳輸方向；若是讀指令，則將已被選通的存儲單元中的內容傳送到數據匯流排上；若是寫指令，則將數據匯流排上的數據傳送到已被選通的存儲單元中。
③帶三態門的輸入/輸出緩沖電路用於數據緩沖和防止匯流排上數據競爭。數據匯流排相當於一條車流頻繁的大馬路，必須在綠燈條件下，車輛才能進入這條大馬路，否則要撞車發生交通事故。同理，存儲器的輸出端是連接在數據匯流排上的，存儲器中的數據是不能隨意傳送到數據匯流排上的。例如，若數據匯流排上的數據是「1」(高電平5V)，存儲器中的數據是「0」(低電平OV)，兩種數據若碰到一起就會發生短路而損壞單片機。因此，存儲器輸出埠不僅能呈現「1」和「O」兩種狀態，還應具有第三種狀態「高阻"態。呈「高阻"態時，它們的輸出埠相當於斷開，對數據匯流排不起作用，此時數據匯流排可被其他器件佔用。當其他器件呈「高阻"態時，存儲器在片選允許和輸出允許的條件下，才能將自己的數據輸出到數據匯流排上。
單片機學習需要理論結合實際，最好有自己的單片機開發板輔助，看視頻教程，目前主流的有吳鑒鷹單片機開發板
⑥ 設計一個16位的存儲器需要哪些元件
組成存儲器最基本單元的是二進制記憶元件，它能存儲1個二進制位，稱為 C．bit 。
⑦ 一個4K*16位的存儲器由1K*4位的DRAM晶元構成（晶元內部結構64*64）需要多少片DRAM晶元
4*4=16個，正方形，4個並是16位，4個16位1K串聯是4K
⑧ 16k*8位SRAM晶元構成64k*16位的存儲器,要求畫出該存儲器的組成邏輯框圖
首先要滿足位寬的要求，2片16*8並行組成16*16的結構，地址線相同，數據線擴展，然後在滿足容量用4個16*16的結構構成64*16，地址線擴展，數據線相同，地址線上多數要加解碼器來片選，常見3-8解碼器138。
⑨ 設計一個用64K*1位的晶元構成256K*16位的存儲器，畫出組織結構圖。
用64個存儲晶元組成，每16個為一組，每組中的晶元將片選信號都接一起，每一組就等效為一個64K*16的存儲晶元，分為4組，每組晶元的片選信號都接在一個四分之一解碼器的輸出端。18根地址線的0－15位接晶元並聯進行片內定址，16－17接解碼器進行片選。
64個晶元圖太復雜了，我不好畫。