Ⅰ 微型計算機中的主存儲器一般是由什麼組成
主存儲器概述
（1）主存儲器的兩個重要技術指標
◎讀寫速度：常常用存儲周期來度量，存儲周期是連續啟動兩次獨立的存儲器操作（如讀操作）所必需的時間間隔。
◎存儲容量：通常用構成存儲器的位元組數或字數來計量。
（2）主存儲器與CPU及外圍設備的連接
是通過地址匯流排、數據匯流排、控制匯流排進行連接，
◎地址匯流排用於選擇主存儲器的一個存儲單元，若地址匯流排的位數k，則最大可定址空間為2k。如k＝20，可訪問1MB的存儲單元。
◎數據匯流排用於在計算機各功能部件之間傳送數據。
◎控制匯流排用於指明匯流排的工作周期和本次輸入／輸出完成的時刻。
（3）主存儲器分類
◎按信息保存的長短分：ROM與RAM
ROM在計算機中一般板卡的BIOS都是ROM的如主板的BIOS。
RAM在計算機中像內存，CACHE都是RAM
◎按生產工藝分：靜態存儲器與動態存儲器
靜態存儲器（SRAM）：讀寫速度快，生產成本高，多用於容量較小的高速緩沖存儲器。
動態存儲器（DRAM）：讀寫速度較慢，集成度高，生產成本低，多用於容量較大的主存儲器。
靜態存儲器與動態存儲器主要性能比較如下表：
靜態和動態存儲器晶元特性比較
SRAM DRAM
存儲信息 觸發器 電容
破壞性讀出 非 是
需要刷新 不要 需要
送行列地址 同時送 分兩次送
運行速度 快 慢
集成度 低 高
發熱量 大 小
存儲成本 高 低
動態存儲器的定期刷新：在不進行讀寫操作時，DRAM 存儲器的各單元處於斷電狀態，由於漏電的存在，保存在電容CS 上的電荷會慢慢地漏掉，為此必須定時予以補充，稱為刷新操作。
Ⅱ 北橋晶元與主存儲器之間的通信線路
，，現在的主板沒有南北橋了，北橋功能轉移到CPU中集成了。當然內存控制器也就在CPU中了，CPU外部與內存連接的通訊線路，也只有控制匯流排、數據匯流排、地址匯流排。
Ⅲ cpu、存儲器、i/o設備是通過______連接起來的。
cpu、存儲器、i/o設備是通過匯流排連接起來的。
匯流排（Bus）是計算機各種功能部件之間傳送信息的公共通信干線，它是由導線組成的傳輸線束。
按照計算機所傳輸的信息種類，計算機的匯流排可以劃分為數據匯流排、地址匯流排和控制匯流排，分別用來傳輸數據、數據地址和控制信號。
匯流排是一種內部結構，它是cpu、內存、輸入、輸出設備傳遞信息的公用通道，主機的各個部件通過匯流排相連接，外部設備通過相應的介面電路再與匯流排相連接，從而形成了計算機硬體系統。在計算機系統中，各個部件之間傳送信息的公共通路叫匯流排，微型計算機是以匯流排結構來連接各個功能部件的。
Ⅳ 存儲器進行位擴展時是否需要將地址線按順序與系統地址線連接數據線是否需要按順序連接
存儲器進行位擴展時是否需要將地址線按順序與系統地址線連接？
數據線是否需要按順序連接？
考試答卷時，就按照順序連接吧。
實際工作中，是可以改變順序的。
地址線，不按照順序，會變更各片的地址號碼。
數據線，不按照順序，對於 RAM，無影響。
而 ROM 讀出的內容，就會錯位，不可識別。
這也有好處，這是硬體加密的方式。
Ⅳ 在微機中，CPU，存儲器，輸入設備，輸出設備之間是通過什麼連接起
通過系統匯流排把CPU、存儲器、輸入設備和輸出設備連接起來，實現信息交換。
系統匯流排在微型計算機中的地位，如同人的神經中樞系統，CPU通過系統匯流排對存儲器的內容進行讀寫，同樣通過匯流排，實現將CPU內數據寫入外設，或由外設讀入CPU。
微型計算機都採用匯流排結構。匯流排就是用來傳送信息的一組通信線。微型計算機通過系統匯流排將各部件連接到一起，實現了微型計算機內部各部件間的信息交換。
(5)主存儲器怎麼連接擴展閱讀：
系統匯流排技術指標
1、系統匯流排的帶寬（匯流排數據傳輸速率）
系統匯流排的帶寬指的是單位時間內匯流排上傳送的數據量，即每鈔鍾傳送MB的最大穩態數據傳輸率。與匯流排密切相關的兩個因素是匯流排的位寬和匯流排的工作頻率，它們之間的關系：匯流排的帶寬=匯流排的工作頻率*匯流排的位寬/8。
2、系統匯流排的位寬
系統匯流排的位寬指的是匯流排能同時傳送的二進制數據的位數，或數據匯流排的位數，即32位、64位等匯流排寬度的概念。匯流排的位寬越寬，每秒鍾數據傳輸率越大，匯流排的帶寬越寬。
3、系統匯流排的工作頻率
匯流排的工作時鍾頻率以MHZ為單位，工作頻率越高，匯流排工作速度越快，匯流排帶寬越寬。
Ⅵ 主存儲器是什麼
主存儲器英文全稱是Main memory，也簡稱為主存。它是計算機硬體的一個非常重要的部件，它的作用是存放指令和數據，並且能由中央處理器直接隨機存取。
主存儲器是按地址存放信息的，存取速度一般與地址無關。
主存儲器一般採用半導體存儲器，它和輔助存儲器相比下，具有容量小、讀寫速度快、價格高等特點。
(6)主存儲器怎麼連接擴展閱讀：
技術指標
1、容量
在一個存儲器中容納的存儲單元總數通常稱為該存儲器的存儲容量。存儲容量用字數或位元組數(B)來表示，如64K字，512KB，10MB。外存中為了表示更大的存儲容量，採用MB，GB，TB等單位，存儲容量這一概念反映了存儲空間的大小。
2、時間
存儲器訪問時間或讀∕寫時間，是指從啟動一次存儲器操作到完成該操作所經歷的時間。具體講，從一次讀操作命令發出到該操作完成，將數據讀入數據緩沖寄存器為止所經歷的時間，即為存儲器存取時間。
3、周期
是指連續啟動兩次獨立的存儲器操作(如連續兩次讀操作)所需間隔的最小時間。通常，存儲周期略大於存儲時間，其時間單位為ns。
容量擴展
由於存儲晶元的容量有限，主存儲器往往要是由一定數量的晶元構成的位擴展：位擴展是指只在位數方面擴展（加大字長），而晶元的字數和存儲器的字數。
位擴展的連接方式是將各存儲晶元的地址線、片選線和讀寫線相應地並聯起來，而將各晶元的數據線單獨列出字擴展。字擴展是指僅在字數方面擴展，而位數不變。
字擴展將晶元的地址線、數據線、讀寫控制線並聯，而片選信號來區分各個晶元字和位同時擴展：當構成一個容量較大的容器時，往往需要在字數方向和位數方向上同時擴展。
產品分類
1、RAM是構成內存的主要部分，其內容可以根據需要隨時按地址讀出或寫入，以某種電觸發器的狀態存儲，斷電後信息無法保存，用於暫存數據，又可分為DRAM和SRAM兩種。
RAM一般使用動態半導體存儲器件（DRAM）。因為CPU工作的速度比RAM的讀寫速度快，所以CPU讀寫RAM時需要花費時間等待，這樣就使CPU的工作速度下降。人們為了提高CPU讀寫程序和數據的速度，在RAM和CPU之間增加了高速緩存（Cache）部件。
2、ROM是只讀存儲器，出廠時其內容由廠家用掩膜技術寫好，只可讀出，但無法改寫。信息已固化在存儲器中，一般用於存放系統程序BIOS和用於微程序控制。
3、PROM是可編程ROM，只能進行一次寫入操作（與ROM相同），但是可以在出廠後，由用戶使用特殊電子設備進行寫入。
4、EPROM是可擦除的PROM，可以讀出，也可以寫入。但是在一次寫操作之前必須用紫外線照射，以擦除所有信息，然後再用EPROM編程器寫入，可以寫多次。
5、EEPROM是電可擦除PROM，與EPROM相似，可以讀出也可寫入，而且在寫操作之前，不需要把以前內容先擦去，能夠直接對定址的位元組或塊進行修改。
參考資料來源：網路-主儲存器
Ⅶ 給出晶元的存儲范圍怎麼連接解碼器
主存晶元和cpu的連接原理
主存通過數據線/地址線/控制線和cpu相連
數據匯流排的位數W D W_DW
D
和匯流排工作頻率f B f_Bf
B
的乘積B = W D f B B=W_Df_BB=W
D
f
B
正比於數據傳輸速率
地址匯流排的位數決定了可定址的最大內存空間
控制匯流排(讀.寫)指出匯流排周期的類型和本次輸入輸出操作完成的時刻
多個內存晶元集成到一個內存條上
多個內存條和主板上的ROM晶元組成計算機所需的主存空間,再通過匯流排與cpu相連
內存條插槽就是存儲器匯流排
內存中的信息通過內存條的引腳,再通過插槽內的引線連接到主板上
主板上的導線連接到cpu上
主存容量的擴展
單個晶元的容量有限
可通過字擴展/位擴展兩方面來擴充主存容量
位擴展法
字擴展發
字位同時擴展
存儲器容量S=地址線數N A N_AN
A
乘以字長W
S = N A × W S=N_A\times{W}S=N
A
×W
位擴展法
cpu的數據線和存儲晶元數據位數不一定相等
必須進行位擴展,使用多個存儲器間對字長進行擴展,使其數據位數和cpu的數據線相等
也即是擴展單個存儲字的字長(僅提升W)
可見,單純的位擴展沒有擴大定址范圍
在同一時刻,cpu片選中所有晶元,每個晶元讀取相同個bit內容
片選信號C S ‾ \overline{CS}
CS
要鏈接到所有晶元
每片的數據線一次作為cpu數據線的一位
採用位擴展時,所有晶元鏈接地址線的方式相同
另一種擴展方式是字擴展法,擴展的是存儲字總數(僅提升N A N_AN
A
)
將多個存儲晶元的以下方面相應並聯
地址端
片選端
讀寫控制端
數據端分別引出
字擴展法
擴展的是存儲字總數(僅提升N A N_AN
A
),字的位數不變
將晶元的以下方面相應並聯
地址線
數據線
讀寫控制線
片選信號用來區分各晶元的地址范圍
僅採用字擴展時,各晶元
連接地址線的方式相同
連接數據線的方式也相同
但是在某一時刻只選中部分晶元
通過**片選信號C S ‾ \overline{CS}
CS
**或者採用解碼器設計連接到相應存儲晶元
字位同時擴展法
同時增加N A , W N_A,WN
A
,W
一般先執行位擴展(分組→ \to→整體)
再執行字擴展
連線:
所有晶元的地址線連線還是相同
數據線不同
存儲晶元的地址分配和片選
cpu訪問存儲單元
首先需要進行片選
多個存儲晶元構成的存儲器,選擇其中的一片進行訪問
片選信號的產生分為線選法和解碼片選法
再進行字選
在選中的晶元中,根據地址碼選擇相應的存儲單元
片內的字選通常由cpu送出的N條低位地址線完成的
地址線直接鏈接到所有存儲晶元的地址輸入端
線選法
不需要解碼器,線路簡單
地址空間不連續,片選的地址線必須分時為低電平(否則不能工作)
可能無法充分利用系統的存儲器空間,造成地址資源浪費
比如cpu可用的高位地址線數量不足以選中大量需要獨立選中的晶元(組),即片選信號種類不足
解碼片選法
用高位地址線(除了片內定址外的)通過地址解碼器晶元產生片選信號
半導體存儲晶元的解碼驅動方式
半導體存儲晶元的解碼驅動方式有兩種:線選法和 重合法
線選法
它的特點是用一根 字選擇線(字線),直接選中一個存儲單元的各位(如一個位元組的各個位)
這種方式結構較簡單,但只適於容量不大的存儲晶元
4.19 是一個 16×1 位元組線選法存儲晶元的結構示意圖
如當地址線 A 3 A 2 A 1 A 0 A_{3}A_{2}A_{1}A_{0}A
3
A
2
A
1
A
0
為 1111 時,則第 15 根字線被選中,對應下圖中的最後一行 8 位代碼便可直接讀出或寫入
重合法
由於被選單元是由 X、Y 兩個方向的地址決定的,故稱為重合法
4.10 是一個 1K×1 位重合法結構示意圖
顯然,只要用 64 根選擇線(X、Y 兩個方向各 32 根),便可選擇 32×32 矩陣中的 任一位
例如,當地址線為全 0 時,解碼輸出 X 和 Y 有效,矩陣中第 0 行、第 О 列共同選中的那位即被選中
當欲構成 1K×1 位元組的存儲器時,只需用 8 片即可
存儲器與 CPU 的連接🎈
合理選擇存儲晶元
要組成一個主存系統,選擇存儲晶元是第一步,主要指
存儲晶元的類型(RAM 或 ROM)
晶元數量
ROM 存放系統程序、標准子程序和各類常數
RAM 則是為用戶編程而設置的
考慮晶元數量時,要盡量使連線簡單、方便
地址線的連接
存儲晶元的容量不同,其地址線數也不同,而 CPU 的地址線數往往比存儲晶元的地址線數要多
將 CPU 地址線的低位與存儲晶元的 地址線相連,以選擇晶元中的某一單元(字選)
這部分的解碼是由晶元的片內邏輯完成的
將 CPU地址線的高位則在 擴充存儲晶元時使用
用來 選擇存儲晶元（片選),這部分解碼由外接解碼器邏輯完成
數據線的連接
CPU 的數據線數與存儲晶元的數據線數不一定相等,
在相等時可直接相連;
在不等時必須對存儲晶元擴位,使其數據位數與 CPU 的數據線數相等
讀寫命令線的連接
CPU 讀/寫命令線一般可直接與存儲晶元的讀/寫控制端相連,
通常高電平為讀,
低電平為寫
有些 C P U \mathrm{CPU}CPU 的讀/寫命令線是分開的
讀為 R D ‾ \overline{RD}
RD
(read), 寫為 W E ‾ \overline{WE}
WE
(write) , 均為低電平有效
此時 C P U \mathrm{CPU}CPU 的讀命令線應與存儲晶元的允許讀控制端相連,
而 CPU 的寫命令線則應與存儲晶元的允許寫控制端相連
片選線的連接
片選線的連接是 CPU 與存儲晶元連接的關鍵
存儲器由許多存儲晶元疊加而成
哪一片被選中完全取決於該存儲晶元的片選控制端 C S ‾ \overline{CS}
CS
是否能接收到來自 CPU 的片選有效信號
片選有效信號與 CPU 的 訪存控制信號M R E Q ‾ \overline{MREQ}
MREQ
(MemoryRequst)(低電平有效)有關,
因為只有當 CPU 要求訪存時,才要求選中存儲晶元
若 CPU 訪問外設IO,則 M R E Q ‾ \overline{MREQ}
MREQ
為高,表示不要求存儲器工作
晶元引腳縮寫參考🎆
Pin Name Abbreviations - Using Altium Documentation
https://techdocs.altium.com › files › wiki_attachments
示例
注意到存儲是按照位元組編址,容量是(范圍*8bit)
也不是必須要將十六進制轉換為二進制(可以直接執行十六進制的減法運算:67 F F H − 6000 H + 1 = 800 H = 2 11 = 2 × 2 10 67FFH-6000H+1=800H=2^{11}=2\times2^{10}67FFH−6000H+1=800H=2
11
=2×2
10
=2k
類似的,6 B F F H − 6800 H + 1 = 400 H = 2 10 H = 1 k 6BFFH-6800H+1=400H=2^{10}H=1k6BFFH−6800H+1=400H=2
10
H=1k
此處+1是因為此處范圍為閉區間,包括起始地址
不過,要寫成二進制形式的時候,在標注坐標的時候,每一段的首尾可以標注一下,可以這樣分配:
LHS=[A 0 , A 4 , A 7 , A 8 , A 12 A_0,A_4,A_7,A_8,A_{12}A
0
,A
4
,A
7
,A
8
,A
12
]
RHS=[A 3 , A 7 , A 11 , A 15 A_3,A_7,A11,A15A
3
,A
7
,A11,A15]
但是在畫片選邏輯圖的時候,需要結合cpu地址線的高位部分以及要求的定址范圍,得出哪些cpu地址線需要保持高電平/低電平,從而便於接入特定的地址解碼器(驅動其)進行片選
另外我們可以從二進制形式中方便的看出A 11 , A 12 , A 13 A_{11},A_{12},A_{13}A
11
,A
12
,A
13
的規律,即他們除了A 11 A_{11}A
11
外,其餘都保持不變(分別是A 12 = 0 , A 13 = 1 A_{12}=0,A_{13}=1A
12
=0,A
13
=1);如此一來,就可以確定A 13 , A 12 , A 11 A_{13},A_{12},A_{11}A
13
,A
12
,A
11
(高位到低位分別是100,101這兩種可能(十進制就是4,5;所以最終在連接解碼器輸出端的時候,我們接入的是Y 4 , Y 5 Y_{4},Y_{5}Y
4
,Y
5
而不是其他的解碼器輸出))
第一片存儲晶元用作系統空間,定址空間需要11條地址線才能夠充分利用該晶元的存儲單元
第二部分是有兩片小的4位晶元組合成一個整體上有8位字長的晶元組,然而位擴展不會增加定址范圍,因此和擴展前的地址線要求一致,僅需要10條地址線
M R E Q ‾ \overline{MREQ}
MREQ
端:注意,cpu上的訪存控制信號M R E Q ‾ \overline{MREQ}
MREQ
和A 14 A_{14}A
14
的始終保持低電平不同,在需要訪存的時候,M R E Q ‾ \overline{MREQ}
MREQ
信號(低電平有效/觸發,所以型號名上有overline)才會呈現低電平,從而達到只在需要訪存的時候驅動地址解碼器進行存儲晶元片選
A 12 , A 13 , A 14 A_{12},A_{13},A_{14}A
12
,A
13
,A
14
這幾條地址本質上和其他地址線沒有什麼不同(是指,如果該cpu接入的存儲系統(晶元不通過小晶元擴展而成,而是同一塊晶元的時候,這些地址線仍然以同樣的方式工作))
當然,這里被用來接入片選解碼器,但是解碼器應該對於這幾條線是透明的.
關鍵在於圖中的與非門(用於控製片選RAM部分(晶元組))
由於ROM和RAM屬於的是字擴展(而非位擴展),所以他們不能同時被選中
而A 10 A_{10}A
10
比較獨特,因為ROM晶元片內地址需要11條線(也就是需要A 10 A_{10}A
10
,但是RAM片內並用不上A 10 A_{10}A
10
)(本例中,存儲擴展後,可定址地址范圍不連續)
guess:
我們要讓A 10 A_{10}A
10
有效(高電平)的時候只訪問ROM,而不訪問RAM
又,解碼器Y 5 ‾ \overline{Y_{5}}
Y
5
為低電平的時候有效,故當A 10 , Y 5 ‾ A_{10},\overline{Y_{5}}A
10
,
Y
5
均為低電平的時候才選中RAM(書上的說明是用了與門),RAM也是電平有效(選中)
後兩個晶元構成一組(字長的擴展(也就是為擴展),來匹配機器 cpu 字長)(執行為擴展的時候,注意數據線(D線)的劃分:高位部分和低位部分分別連接到不同的被位擴展的晶元上,同時所有成員晶元被同時片選中(是通過該位擴展晶元組的被選中而同時選所有成員 ))
一般各個存儲晶元都有自己的使能端(片選C S ‾ \overline{CS}
CS
(ChipSelect))(和存儲晶元的地址線以及數據線都是不同的)
打開CSDN APP，看更多技術內容
Ⅷ 連接CPU和主存儲器的三匯流排是什麼各自的功能
CPU
主頻用來表示CPU的運算速度
CPU的主頻＝外頻×倍頻系數
外頻是CPU的基準頻率
外頻是CPU與主板之間同步運行的速度
前端匯流排
前端匯流排＝外頻×倍數
前端匯流排的速度指的是數據傳輸的速度
FSB匯流排
即數據帶寬＝(FSB匯流排頻率×數據位寬)÷8位元組
800MHz×64bit÷8bit/Byte＝6400MB/s
800MHz即是FSB匯流排頻率為800MHz
64bit即是數據位寬為64位寬
8bit/Byte即是8位元組
6400MB/s即是1秒傳輸6.4GMB
HT匯流排
即數據帶寬＝(HT匯流排頻率×2×2×數據位寬)÷8Byte
1000MHz×2×2×32bit÷8bit/Byte＝16000MB/s
1000MHz即是HT匯流排頻率為1000MHz
HT匯流排是DDR雙倍數據率即(×2)
HT匯流排上沿下沿都能傳送數據即(×2)
32bit即是數據位寬為32位寬(HT最高支持32位寬通道)
8bit/Byte即是8位元組
16000MB/s即是1秒傳輸16GB
主板前端匯流排為HT2.0支持CPU的HT匯流排1000MHz、1200MHz、1400MHz
主板前端匯流排為HT3.0支持CPU的HT匯流排1800MHz、2000MHz、2400MHz、2600MHz
主板前端匯流排為HT3.1支持CPU的HT匯流排2800MHz、3000MHz、3200MHz
FSB前端匯流排要通過主板北橋晶元的內存控制器連接到內存
HT匯流排內存控制器集成在CPU內部不用再通過北橋晶元就能直接連接到內存
Ⅸ 硬碟錄像機怎麼和存儲器連接
錄像機是要裝硬碟才能錄像機的,一般是打開錄像機的外殼.將硬碟裝上.
Ⅹ CPU、存儲器、I/O設備是通過（）連接起來的
通過主板，cpu，存儲器，dvd，cd等等設備都是通過主板連接起來的，如果你的主板燒壞了，整台電腦就沒用了。
CPU存儲器是微處理器中存放數據和各種程序的裝置。CPU存儲器是微處理器的一個重要的組成部分，由存儲單元集合體，地址寄存器，解碼驅動電路。讀出放大器以及時序控制電路等幾部分組成。