Ⅰ 用32K×8位DRAM晶元擴展128K×16位的存儲器。要求畫出該存儲器的組成邏輯框圖
2K*8的晶元所以地址線為15條，即A0~A14，數據線為8，將32K*8晶元組成128K*16的只讀器，所以首先位擴展將數據線8擴展到16，即D0~D15，然後字擴展32K是15條地址線，128是17條地址線，所以要用2/4解碼器將地址線15擴展到17，需要用到的晶元是(128/32)*(16/8)=8，連接如圖所示！紅色為A0~A14的地址匯流排。
PS：地址線的計算：32K=1K*32 1K=2^10 32=2^5，所以32K=2^10*2^5=2^15,所以等於15條地址線，
Ⅱ 用1K×4位的DRAM晶元構成4K×8位存儲器。問需要多少個這樣的DRAM晶元畫出該存儲器的組成邏輯框圖。
晶元數=總容量/容量=4k*8÷1k*4=8片。將每四塊分為一組，形成32位的數據寬度，根據該儲存容量大小一共需要16位地址線（可以根版據儲存容量除以數據寬度來確定）。
將32K*8晶元組成128K*16的只讀度器，所以首先位擴展將數據線8擴展到16，即D0~D15，然問後字擴展32K是15條地址線，128是17條地址線，所以要答用2/4解碼器將地址線15擴展到17，需要用到的晶元是(128/32)*(16/8)=8，連接如圖所示！紅色為A0~A14的地址匯流排。
(2)存儲器組成框圖和邏輯圖一樣嗎擴展閱讀：
用1K×4位的DRAM晶元構成4K×8位存儲器。是一個64K 1bit的DRAM晶元，將8片並接起來，可以構成64KB的動態存儲器。
每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。
當要從DRAM晶元中讀出數據時，CPU 首先將行地址加在A0-A7上，而後送出RAS 鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。
Ⅲ 用32K×16位的DRAM晶元構成64K×32位存儲器。問需要多少個這樣的DRAM晶元畫出該存儲器的組成邏輯框圖
需要晶元數:64k與32的積除以32k與16的積。結果是4片
Ⅳ 16k*8位SRAM晶元構成64k*16位的存儲器,要求畫出該存儲器的組成邏輯框圖
首先要滿足位寬的要求，2片16*8並行組成16*16的結構，地址線相同，數據線擴展，然後在滿足容量用4個16*16的結構構成64*16，地址線擴展，數據線相同，地址線上多數要加解碼器來片選，常見3-8解碼器138。
Ⅳ 畫出該存儲器的組成邏輯框圖
按大小來看，一共需要16塊DRAM晶元，將每四塊分為一組，形成32位的數據寬度，根據該儲存容量大小一共需要16位地址線（可以根據儲存容量除以數據寬度來確定）。將地址線的低14位作為全部DRAM晶元的地址，然後將高2位作為組片選信號，即選擇各組輸出的32位數據。
Ⅵ 用16k*8位SRAM晶元構成64k*16位的存儲器，要求畫出該存儲器的組成邏輯框圖和地址分配表
共八個SRAM, 每四片串聯（地址線並聯，數據線連一起），得到兩組64K*8的存儲組，然後將兩組並聯(地址線連一起，數據線並聯)，即64K*16BIT，地址分配可分為8個塊區，高低位元組分別解碼選擇，然後進行四個16K的定址，訪問具體數據的映射地址。上班不方便畫圖啊 呵呵
Ⅶ 計算機組成原理畫個邏輯圖，急，重賞
8個16K的組成1個64K的，圖很簡單，八片SRAM 分兩列 每列4片串聯,每行2片並聯 接實現,辦公室 畫圖不方便
Ⅷ 求教計算機組成原理組成邏輯框圖
看唐碩飛的計算機組成原理，有詳細的解答
剛才我用畫圖工具畫了10來分鍾沒畫成，用筆畫了又發現我相機借人了。
我也剛起步學，樓主如果知道有什麼好的畫邏輯圖的工具介紹下
Ⅸ 用16K×16位的SRAM晶元構成64K×32位的存儲器，要求畫出該存儲器的組成邏輯框圖。
這是我畫的一個草圖，有點粗糙。先參考一下吧。。