⑴ 存儲器晶元為什麼要設置片選信號，它與系統匯流排有那些連接方式這些連接方式各有什麼優缺點
1 TMS320F2812外部介面的特點
TMS320F2812外部介面(XINTF)採用非同步非復用模式匯流排，與C240x外部介面類似，但也作了改進：
① TMS320LF240x系列，程序空間、數據空間和I／O空間都映射在相同的地址(0000～FFFF)，最大可定址192 KB，對它們的訪問是通過不同的指令來區分的，例如可用IN或OUT指令訪問外部I／O空間；而在TMS320F2812中，外部介面被映射到5個獨立的存儲空間XZCS0、XZCS1、XZCS2、XZCS6、XZCS7，每個存儲空間具有獨立的地址，最多可定址4 MB。
② TMS320F2812中，有的存儲空間共用1個片選信號，如Zone0和Zone1共用XZCS0AND1，Zone6和Zone7共用XZCS6AND7。各空間均可獨立設置讀、寫信號的建立時間、激活時間及保持時間。
對任何外部空間讀／寫操作的時序都可以分成3部分：建立、激活和保持，時序如圖1和圖2所示。在建立(lead)階段，訪問存儲空間的片選信號變為低電平並且地址被送到地址匯流排(XA)上。默認情況下該階段的時間設置為最大，為6個XTIMCLK周期。在激活(active)階段，對外部設備進行讀寫，相應的讀寫信號(XRD和XWD)變為低電平，同時數據被送到數據匯流排(XD)上。默認情況下讀寫該階段的時間均設置為14個XTIMCLK周期。跟蹤(trail)階段是指讀寫信號變為高電平，但片選信號仍保持低電平的一段時間周期，默認情況下該階段時間設置為6個XTIMCLK周期。因此，在編程時要根據外部設備的介面時序來設置XINTF的時序，從而正確地對外設讀寫。
⑵ 存儲器晶元為什麼要設置片選信號，它與系統匯流排有那些連接方式這些連接方式各有什麼優缺點
1:
a: 因為一個1G晶元，比用8個128M晶元昂貴的多；
b: 假設總定址空間為1G， 8個128M定址可以靈活使用sram，sdram，flash等晶元(類似於給你8個插槽讓你擴展外設)以滿足不同的存儲需求，而你做成一個1G的內存插槽。。。其他東西插在那裡呢？難道你只需要1G的內存而不需要硬碟嗎？
2：
分為並行跟串列，比如接個SDRAM那就是行+列定址，就是並行接入匯流排，但也不是完全32位並行，NANDFLASH則是類似於串列接入匯流排，這跟存儲器設計有關～有興趣可以去查查相關資料，我也只是了解。
3：
優缺點，並行訪問速度要快，接入簡單（32位直接扔過去，一次性收發），但成本高，而且不適合遠距離傳輸。串列的話，就是要順序寫入當然慢，而且需要傳輸規則才能通信（你得告訴人家你的數據怎麼排列的吧），但是成本低
我就知道這么多～歡迎補充！
⑶ 存儲和伺服器怎樣連接
首先說一下存儲連接主機的方式
SCSI：這種方式比較老，新設備已經不再使用這種連接方式，使用銅纜，走scsi協議，最快的是Ultra 320 SCSI，介面最大速度320Mb/s。有些磁帶庫驅動器會使用SCSI口連接。不可用乙太網交換機。
SAS：串列SCSI，這種方式在現在一些比較低端的存儲會被採用，價格低廉，使用銅纜，介面為小梯型或小長方型的SAS專用介面。介面最大速庫6Gb/s，有些磁帶庫驅動器會使用SAS口連接。不可用乙太網交換機。典型設備IBM Total Storage DS3200。
ISCSI：這種方式可以理解為SCSI協議與TCPIP協議的結合，由於存儲系統的重要性，以及乙太網絡的非100%可用性，所以使用的設備也大多是一些低端設備，使用乙太網絡銅纜，可以走乙太網絡交換機或主機與存儲直接連接，主機端可以使用通用網卡，或者專用的ISCSI HBA卡，後者可以實現SANBoot。速度受控制器以及網路條件限制，目前主流為1Gb/s。典型設備IBM Total Storage DS3300。
Fibre Channel：這種方式是目前主流的存儲連接方式，使用多模光纖，使用SCSI協議，價格高，但無論是速度還是穩定性可以很好的符合高可用環境的需要。埠速度1Gb、2Gb、4Gb、8Gb，1Gb、2Gb現在所被使用的設備一般為老設備，現在主流為4Gb，並且新設備多為8Gb。可以走交換機，或者主機與存儲直接連接。但注意交換機，並不是乙太網交換機，是SAN交換機，專用於光纖存儲與主機的連接，特點為，交換機上的rj45為管理，其餘都是SFP口。這種連接方式無典型設備，就IBM而言，DS系統的存儲除ds3200、ds3300，其餘的都是採用光纖介面。這種存儲所使用的硬碟也是所有種類硬碟價格最高的，使用Fibre Channel介面，介面速度同存儲介面速度。另外，當前各家的主流磁帶庫存儲，也都使用光纖來連接驅動器。
另外還有一類存儲同樣使用RJ45，走乙太網交換機，使用網路通訊協議，這類存儲叫NAS。存儲對外提供的並不是存儲空間，而是文件系統，給windows主機使用時提供的可能是cifs，而給類unix主機使用時可能提供的是nfs。IBM N系統的存儲都是這一類。實際環境見的不多。
⑷ 存儲器和CPU連接時要完成什麼才能正常工作
進行地址線、數據線、控制線連接。
⑸ 存儲器與CPU之間的連接，有哪幾種線應考慮那幾方面問題簡答題，在線等謝謝！
存儲器與cpu之間沒有連線的，他們都是安裝在主板上，要問的話，應該問他們分別和主板有哪些連線。
⑹ 外設為何必須通過介面與主機相連存儲器與系統匯流排相連需要介面嗎為什麼
沒有介面怎麼傳輸數據啊？存儲器按照不同類型和介面分為直接與CPU主線鏈接的pcie類固態和通過主板轉接的SATA類等其它存儲器。因為所有的計算機硬體都需要有CPU的指令信號才能知道該如何工作，所以所有計算機硬體最終都直接或間接與CPU匯流排相連。你需要認真的讀讀《計算機組成原理》（滑稽）
以上為2017年11月14日的回答。2020年3月19日更新以下答案。
提問者沒有給出明確的介面定義。如果這里的"介面"是指類似於軟體中的"API介面"一樣的東西的話，我不確定，我覺得是沒有的。
在計算機組成中，這種東西應該叫"協議",比如nvme協議、sata協議。這些協議定義了設備與匯流排鏈接的方式，也定義了物理介面和數據傳輸的形態。
在操作系統層面上，協議對應了驅動，沒有驅動操作系統無法讀取外設的信息，這也是win7不能原生支持usb3.0、nvme硬碟的原因，因為win7沒有集成相應的驅動。這里的驅動與題主的介面有點相似的味道。
不過既然提到系統匯流排，那肯定是操作系統原理方面的問題，是硬體層面的東西，硬體的執行靠的是各種控制器里的微指令。協議定義了外設有多少金手指，各個金手指怎麼與匯流排相連，怎麼傳遞控制信號數據信號。
所以題主的問題："外設為何必須通過介面與主機相連?""存儲器與系統匯流排相連需要介面嗎"
是不明確的。如果前半問是對的，那麼後半句的答案也肯定是需要（如果確實存在這種物理傳輸中的"數據介面"的話）。
但我覺得題主的問題有問題，或者至少沒有說明確，這里的"介面"到底是什麼？還是題主的概念混淆？
如果是API介面，那麼應該對應操作系統中的驅動，這里的介面其實是指驅動，驅動是必須有的。
如果是協議，那是外部的定義，在硬體中體現為控制器的微指令，那麼這里的介面是指微指令嗎？那麼控制器和微指令也是必須有的。比如內存控制器，等等。
評論怎麼罵人呢，又不說明具體原因，如果你講的出道理，那罵人也可以的，不講道理，直接罵人誰不會？已舉報。
⑺ 存儲器進行位擴展時是否需要將地址線按順序與系統地址線連接數據線是否需要按順序連接
存儲器進行位擴展時是否需要將地址線按順序與系統地址線連接？
數據線是否需要按順序連接？
考試答卷時，就按照順序連接吧。
實際工作中，是可以改變順序的。
地址線，不按照順序，會變更各片的地址號碼。
數據線，不按照順序，對於 RAM，無影響。
而 ROM 讀出的內容，就會錯位，不可識別。
這也有好處，這是硬體加密的方式。
⑻ 如何解決存儲器和CPU之間的時序配合問題，述說其詳細過程
http://blog.21ic.com/user1/3794/archives/2007/40244.html
分享】存儲器與CPU的連接2007-7-19 16:46:00
存儲器與CPU的連接
存儲器與CPU或系統匯流排的連接，這個題目很大。注意到以位元組為單位組織的存儲器是16位寬度、乃至32位寬度的存儲器的基礎，本著由易到難、由淺入深的原則，這里先考慮以位元組為單位組織的存儲器與8位CPU的連接，在下一節介紹16位寬度的存儲器與16位CPU(以8086為例)的連接，在後面的章節再討論32位CPU(以80386為例)的存儲器組織。
在考慮存儲晶元類型時，也是先考慮與CPU連接較為方便的SRAM和ROM，然後再指出DRAM與CPU連接時要特別考慮的地方。
在存儲器與CPU連接時一般要考慮以下幾個問題：
·CPU匯流排的負載能力。
·CPU與存儲器速度的配合問題。
·存儲器的地址空間分配。
·讀／寫控制信號的連接。
·數據線的連接。
·地址線的連接與存儲晶元片選信號的產生。
1．CPU匯流排的負載能力
CPU匯流排的驅動能力有限，通常為一到數個，TTL負載，因此，在較大的系統中需要考慮匯流排驅動。一般做法是，對單向傳送的地址和控制匯流排，可採用三態鎖存器(如74LS373、8282等)和三態單向驅動器(如74LS244)等來加以鎖存和驅動；對雙向傳送的數據匯流排，可採用三態雙向驅動器(如74LS245、8286等)來加以驅動。三態雙向驅動器也稱匯流排收發器或數據收發器。
2．CPU與存儲器速度的配合問題
每一種存儲晶元都有自己固有的時序特性，這在前面已多次講到。在和cPu相連時必須處理好時序的配合問題。處理這個問題應以CPU的時序為基準，從CPU的角度提要求。
例如，存儲晶元讀取時間應小於CPU從發出地址到要求數據穩定的時間間隔；存儲晶元從片選有效到輸出穩定的時間應小於系統自片選有效到cPu要求數據穩定的時間間隔。如果沒有滿足要求的存儲晶元，或者出於價格因素而選用速度較慢的存儲晶元時，則應提供外部電路，以產生READY信號，迫使CPU插入等待時鍾Tw。看一個具體的例子，2114-2的讀取時間最大為200 ns，而cPu要求的從地址有效到數據穩定的時間間隔為150 ns，則不能使用2114—2，可選用比它快的晶元。如果出於價格因素，一定要用2114—2，則需要設計READY產生電路，以便插入Tw。
3．存儲器的地址空間分配
內存通常分為RAM和ROM兩大部分，而RAM又分為操作系統佔用區和用戶區。另外，目前生產的存儲器晶元，單片的容量仍然是有限的，即它的定址空間是有限的，一般要由若干晶元組成一個存儲器。所以，在和CPU連接時需進行存儲器的地址空間分配，即需要事先確定每個晶元(或由「×l位」或「×4位」晶元組成的晶元組)所佔用的地址空間。
4．讀／寫控制信號的連接
總的原則是CPU的讀／寫控制信號分別和存儲器晶元的讀／寫信號輸入端相連。實際上，一般存儲器晶元沒有讀輸入端，是用寫無效時的片選信號兼作讀信號。有的存儲器晶元設有輸出允許()引腳，一般將該引腳和CPU的讀信號相連，以便該片被選中且讀信號有效時將片內數據輸出三態門打開。對於不需要在線編程的ROM晶元，不存在寫信號的連接。
5．數據線的連接
這個問題與存儲器的讀／寫寬度有關，而存儲器讀／寫的最大寬度一般為CPU對外數據匯流排的位數。在考慮存儲器與CPU的數據線連接時，總的原則是：如果選用晶元的晶元字和所要設計的存儲器的讀／寫寬度相同，則直接將它的數據線分別和CPU的數據線相連；如果晶元字的位數小於所要設計的存儲器的讀／寫寬度，則需進行「位擴展」，即用幾片組合在一起，使它們的晶元字位數的總和等於存儲器的讀／寫寬度，將它們的數據線分別和CPU的數據線按對應關系相連。
這里以8位CPU配8位寬度的存儲器為例。若選用「×8位」存儲晶元，則將它的8根數據線分別和CPU的8根數據線相連即可；而選用晶元字不足8位的存儲晶元，則需要用幾片(「×1位」晶元需8片，「×4位」位晶元需2片)才能構成一個8位寬度的存儲器，這時，需將這些晶元的數據線按位的對應關系分別和CPU的8根數據線相連。
有些存儲晶元，數據的輸入和輸出分別緩沖，一位數據設置DIN和DOUT兩個數據線引腳。對於這種晶元，需將一位的DIN和DOUT引腳連起來，再和CPU的一根數據線相連。
6．地址線的連接及存儲晶元片選信號的產生
一個存儲器系統通常需要若干個存儲晶元。為了能正確實現定址，一般的做法是，將cPu或系統的一部分地址線(通常是低位地址線，位數取決於存儲晶元的容量)連到所有存儲晶元，以進行片內定址(存儲晶元內均設有地址解碼器)；而用另一部分地址線(高位地址線)進行晶元選擇。存儲器系統設計的關鍵在於如何進行晶元選擇，即如何對高位地址解碼以產生晶元的片選信號，常用以下三種方法：
(1)線選法
用一根地址線直接作一個存儲晶元的片選信號。例如，一台8位微機，有16根地址線，現要配2 KB RAM和2 KB ROM，均選用2 K×8位的晶元，則各需一片。這時可採用一種最簡單的地址選擇方法，如圖3．24所示。將CPU的地址線的低11位(A10～A0)和兩個晶元的地址線分別相連，晶元的片選直接和其他的高位地址線中的一根相連，圖中A15反相後接RAM的，A14反相後接ROM的。這樣，A15、A14為1 0時選中RAM片，為0 1時選中ROM片。
這里分析一下RAM晶元佔用地址空間的情況。未用的地址位(這里是A13～A11)通常取0，即RAM晶元的設計地址空間為8000H～87FFH。將A15、A14固定為1 0，A10一AO作片內定址，當A13～A11取不同的組合時，可形成包括上述設計空間在內的8個區域。除去設計空間外，其他區域是：8800H～8FFFH，9000H～97FFH，…，B800H～BFFFH。由於A13～A11沒有參加解碼，訪問這7個區域中的任何一個單元都會影響到設計空間中相應的單元，因此，這7個區域不得他用。可以認為這些區域也被該RAM晶元所佔用著，稱這些區域為設計空間的重疊區。對於該例中的ROM晶元，同樣也存在7個重疊區，讀者可自行分析。
線選法的優點是簡單、無需外加選擇電路；缺點是不能有效地利用地址空間，也不便於系統的擴充。該方法可用在存儲容量需求小，且不要求擴充的場合，例如單片機應用系統。
(2)全解碼
全部地址線參加解碼，除去進行片內定址的低位地址線外，其餘地址線均參加解碼，以進行片選。例如，一台8位微機，現要求配8 KB RAM，選用2 K×8位的晶元，安排在64 KB地址空間低端的8 KB位置。圖3．25所示為該8 KB RAM與CPU(或系統匯流排)的連接。圖中74Lsl38是3線一8線解碼器。它有3個代碼輸入端c、B、A(A為低位)和8個解碼輸出端Y0～Y7。74LSl38還有3個使能端(或叫允許端)G1、和，第一個為高電平有效，後兩個為低電平有效。只有當它們為l 0 0時，解碼器才進行正常解碼；否則，解碼器不工作，所有的輸出均無效(為高)。表3．5是74LSl38的真值表。此外，常用的3線一8線解碼器還有8205，其輸入／輸出特性和74LS138完全一樣，只是使用了另一組信號名稱。
從圖3．25中可以看到，除片內定址的低位地址線外，高位地址都參與了解碼。根據圖中的接法，當A15～A1l為00000時，YO有效，選中左起第一片；為00001時，Y1有效，選中左起第二片，其他依此類推。
全解碼的優點是可利用全部地址空間，可擴充性好；缺點是解碼電路開銷大。
(3)部分解碼
它是前兩種方法的綜合，即除進行片內定址的低位地址線外，其餘地址線有一部分參加解碼以進行片選。以圖3．26所示為例，這里最高位A15沒有參加解碼。因為A15沒有參加解碼，所以也存在重疊區問題。
部分解碼是界於線選法和全解碼之間的一種方法，其性能也界於二者之間：可定址空間比線選法大，比全解碼小；而解碼電路比線選法復雜，比全解碼簡單。
上面圍繞存儲晶元片選信號的產生，說明了三種解碼方法。這些方法也適用於後面要介紹的I／O埠的定址。
⑼ cpu與存儲器連接的步驟是什麼
rom是一種半導體內存，其特性是一旦儲存資料就無法再將之改變或刪除。通常用在不需經常變更資料的電子或電腦系統中，資料並且不會因為電源關閉而消失。例如早期的個人電腦如apple
ii或ibm
pc
xt/at的開機程序（操作系統）或是其他各種微電腦系統中的軔體（firmware）。
只能讀出事先所存數據的固態半導體存儲器。英文簡稱rom。rom所存數據，一般是裝入整機前事先寫好的，整機工作過程中只能讀出，而不像隨機存儲器那樣能快速地、方便地加以改寫。rom所存數據穩定
，斷電後所存數據也不會改變；其結構較簡單，讀出較方便，因而常用於存儲各種固定程序和數據。除少數品種的只讀存儲器（如字元發生器）可以通用之外，不同用戶所需只讀存儲器的內容不同。為便於使
用和大批
量
生產
，進一步發展了可編程只讀存儲器（prom）、可擦可編程序只讀存儲器（eprom）和電可擦可編程只讀存儲器（eeprom）。eprom需用紫外光長時間照射才能擦除，使用很不方便。20世紀
80
年代制出的
eeprom
，克服了eprom的不足，但集成度不高
，價格較貴。於是又開發出一種新型的存儲單元結構同
eprom
相似的快閃記憶體
。其集成度高、功耗低
、體積小
，又能在線快速擦除
，因而獲得飛速發展，並有可能取代現行的硬碟和軟盤而成為主要的大容量存儲媒體。大部分只讀存儲器用金屬-氧化物-半導體（mos）場效應管製成。