㈠ 計算機組成原理(三)存儲系統
輔存中的數據要調入主存後才能被CPU訪問
按存儲介質，存儲器可分為磁表面存儲器（磁碟、磁帶)、磁心存儲器半導體存儲器（MOS型存儲器、雙極型存儲器）和光存儲器（光碟)。
隨機存取存儲器（RAM）：讀寫任何一個存儲單元所需時間都相同，與存儲單元所在的物理位置無關，如內存條等
順序存取存儲器（SAM）：讀寫一個存儲單元所需時間取決於存儲單元所在的物理位置，如磁碟等
直接存取存儲器（DAM）：既有隨機存取特性，也有順序存取特性。先直接選取信息所在區域，然後按順序方式存取。如硬碟等
相聯存儲器，即可以按內容訪問的存儲器（CAM）可以按照內容檢索到存儲位置進行讀寫，「快表」就是一種相聯存儲器
讀寫存儲器—即可讀、也可寫（如：磁碟、內存、Cache）
只讀存儲器—只能讀，不能寫（如：實體音樂專輯通常採用CD-ROM，實體電影採用藍光光碟，BIOS通常寫在ROM中）
斷電後，存儲信息消失的存儲器——易失性存儲器（主存、Cache）
斷電後，存儲信息依然保持的存儲器——非易失性存儲器（磁碟、光碟）
信息讀出後，原存儲信息被破壞——破壞性讀出（如DRAM晶元，讀出數據後要進行重寫）
信息讀出後，原存儲信息不被破壞——非破壞性讀出（如SRAM晶元、磁碟、光碟）
存儲器晶元的基本電路如下
封裝後如下圖所示
圖中的每條線都會對應一個金屬引腳，另外還有供電引腳、接地引腳，故可以由此求引腳數目
n位地址對應2 n 個存儲單元
假如有8k×8位的存儲晶元，即
現代計算機通常按位元組編址，即每個位元組對應一個地址
但也支持按位元組定址、按字定址、按半字定址、按雙字定址
(Dynamic Random Access Memory，DRAM)即動態RAM，使用柵極電容存儲信息
(Static Random Access Memory，SRAM)即靜態RAM，使用雙穩態觸發器存儲信息
DRAM用於主存、SRAM用於Cache，兩者都屬於易失性存儲器
簡單模型下需要有 根選通線，而行列地址下僅需 根選通線
ROM晶元具有非易失性，斷電後數據不會丟失
主板上的BIOS晶元（ROM），存儲了「自舉裝入程序」，負責引導裝入操作系統（開機）。邏輯上，主存由 輔存RAM+ROM組成，且二者常統一編址
位擴展的連接方式是將多個存儲晶元的地址端、片選端和讀寫控制端相應並聯，數據端分別引出。
字擴展是指增加存儲器中字的數量，而位數不變。字擴展將晶元的地址線、數據線、讀寫控制線相應並聯，而由片選信號來區分各晶元的地址范圍。
實際上，存儲器往往需要同時擴充字和位。字位同時擴展是指既增加存儲字的數量，又增加存儲字長。
兩個埠對同一主存操作有以下4種情況：
當出現(3)(4)時，置「忙」信號為0，由判斷邏輯決定暫時關閉一個埠（即被延時），未被關閉的埠正常訪問，被關閉的埠延長一個很短的時間段後再訪問。
多體並行存儲器由多體模塊組成。每個模塊都有相同的容量和存取速度，各模塊都有獨立的讀寫控制電路、地址寄存器和數據寄存器。它們既能並行工作，又能交義工作。多體並行存儲器分為高位交叉編址（順序方式)和低位交叉編址（交叉方式)兩種.
①高位交叉編址
②低位交叉編址
採用「流水線」的方式並行存取（宏觀上並行，微觀上串列）,連續取n個存儲字耗時可縮短為
宏觀上，一個存儲周期內，m體交叉存儲器可以提供的數據量為單個模塊的m倍。存取周期為T，存取時間/匯流排傳輸周期為r，為了使流水線不間斷，應保證模塊數
單體多字系統的特點是存儲器中只有一個存儲體，每個存儲單元存儲m個字，匯流排寬度也為m個字。一次並行讀出m個字，地址必須順序排列並處於同一存儲單元。
缺點：每次只能同時取m個字，不能單獨取其中某個字；指令和數據在主存內必須是連續存放的
為便於Cache 和主存之間交換信息，Cache 和主存都被劃分為相等的塊，Cache 塊又稱Cache 行，每塊由若干位元組組成。塊的長度稱為塊長(Cache 行長)。由於Cache 的容量遠小於主存的容盤，所以Cache中的塊數要遠少於主存中的塊數，它僅保存主存中最活躍的若干塊的副本。因此 Cache 按照某種策略，預測CPU在未來一段時間內欲訪存的數據，將其裝入Cache.
將某些主存塊復制到Cache中，緩和CPU與主存之間的速度矛盾
CPU欲訪問的信息已在Cache中的比率稱為命中率H。先訪問Cache，若Cache未命中再訪問主存，系統的平均訪問時間t 為
同時訪問Cache和主存，若Cache命中則立即停止訪問主存系統的平均訪問時間t 為
空間局部性：在最近的未來要用到的信息(指令和數據)，很可能與現在正在使用的信息在存儲空間上是鄰近的
時間局部性：在最近的未來要用到的信息，很可能是現在正在使用的信息
基於局部性原理，不難想到，可以把CPU目前訪問的地址「周圍」的部分數據放到Cache中
直接映射方式不需要考慮替換演算法，僅全相聯映射和組相聯映射需要考慮
①隨機演算法(RAND):若Cache已滿，則隨機選擇一塊替換。實現簡單，但完全沒考慮局部性原理，命中率低，實際效果很不穩定
②先進先出演算法(FIFO):若Cache已滿，則替換最先被調入Cache的塊。實現簡單，依然沒考慮局部性原理
③近期最少使用演算法(LRU):為每一個Cache塊設置一個「計數器」，用於記錄每個Cache塊已經有多久沒被訪問了。當Cache滿後替換「計數器」最大的.基於「局部性原理」，LRU演算法的實際運行效果優秀，Cache命中率高。
④最不經常使用演算法(LFU):為每一個Cache塊設置一個「計數器」，用於記錄每個Cache塊被訪問過幾次。當Cache滿後替換「計數器」最小的.並沒有很好地遵循局部性原理，因此實際運行效果不如LRU
現代計算機常採用多級Cache，各級Cache之間常採用「全寫法+非寫分配法」；Cache-主存之間常採用「寫回法+寫分配法」
寫回法(write-back)：當CPU對Cache寫命中時，只修改Cache的內容，而不立即寫入主存，只有當此塊被換出時才寫回主存。減少了訪存次數，但存在數據不一致的隱患。
全寫法(寫直通法，write-through)：當CPU對Cache寫命中時，必須把數據同時寫入Cache和主存，一般使用寫緩沖(write buffer)。使用寫緩沖，CPU寫的速度很快，若寫操作不頻繁，則效果很好。若寫操作很頻繁，可能會因為寫緩沖飽和而發生阻塞訪存次數增加，速度變慢，但更能保證數據一致性
寫分配法(write-allocate)：當CPU對Cache寫不命中時，把主存中的塊調入Cache，在Cache中修改。通常搭配寫回法使用。
非寫分配法(not-write-allocate)：當CPU對Cache寫不命中時只寫入主存，不調入Cache。搭配全寫法使用。
頁式存儲系統：一個程序(進程)在邏輯上被分為若干個大小相等的「頁面」， 「頁面」大小與「塊」的大小相同 。每個頁面可以離散地放入不同的主存塊中。CPU執行的機器指令中，使用的是「邏輯地址」，因此需要通「頁表」將邏輯地址轉為物理地址。頁表的作用：記錄了每個邏輯頁面存放在哪個主存塊中
邏輯地址（虛地址）：程序員視角看到的地址
物理地址（實地址）：實際在主存中的地址
快表是一種「相聯存儲器」，可以按內容尋訪，表中存儲的是頁表項的副本；Cache中存儲的是主存塊的副本
地址映射表中每一行都有對應的標記項
主存-輔存：實現虛擬存儲系統，解決了主存容量不夠的問題
Cache-主存：解決了主存與CPU速度不匹配的問題
㈡ 什麼是cpu封裝 PoP BGA
BGA針腳的一種封裝方法。POP就是一種物理方法，將元件層疊進行封裝。
㈢ 半導體存儲器有幾類，分別有什麼特點
1、隨機存儲器
對於任意一個地址，以相同速度高速地、隨機地讀出和寫入數據的存儲器（寫入速度和讀出速度可以不同）。存儲單元的內部結構一般是組成二維方矩陣形式，即一位一個地址的形式(如64k×1位)。但有時也有編排成便於多位輸出的形式（如8k×8位）。
特點：這種存儲器的特點是單元器件數量少，集成度高，應用最為廣泛（見金屬-氧化物-半導體動態隨機存儲器）。
2、只讀存儲器
用來存儲長期固定的數據或信息，如各種函數表、字元和固定程序等。其單元只有一個二極體或三極體。一般規定，當器件接通時為「1」,斷開時為「0」，反之亦可。若在設計只讀存儲器掩模版時,就將數據編寫在掩模版圖形中，光刻時便轉移到硅晶元上。
特點：其優點是適合於大量生產。但是，整機在調試階段，往往需要修改只讀存儲器的內容，比較費時、費事，很不靈活（見半導體只讀存儲器）。
3、串列存儲器
它的單元排列成一維結構，猶如磁帶。首尾部分的讀取時間相隔很長，因為要按順序通過整條磁帶。半導體串列存儲器中單元也是一維排列，數據按每列順序讀取，如移位寄存器和電荷耦合存儲器等。
特點：砷化鎵半導體存儲器如1024位靜態隨機存儲器的讀取時間已達2毫秒，預計在超高速領域將有所發展。
(3)疊層封裝的存儲器擴展閱讀：
半導體存儲器優點
1、存儲單元陣列和主要外圍邏輯電路製作在同一個硅晶元上，輸出和輸入電平可以做到同片外的電路兼容和匹配。這可使計算機的運算和控制與存儲兩大部分之間的介面大為簡化。
2、數據的存入和讀取速度比磁性存儲器約快三個數量級,可大大提高計算機運算速度。
3、利用大容量半導體存儲器使存儲體的體積和成本大大縮小和下降。
㈣ TSOP封裝的TSOP封裝的發展
疊層晶元封裝是封裝技術發展的主流，因為它符合了封裝技術發展的趨勢即：大容量、高密度、多功能、低成本。和過去單晶元封裝技術相比，它打破了單純以封裝類型的更替來實現大容量、高密度、多功能、低成本的限制，而且，由於疊層技術的出現，它讓一些似乎已經過時的封裝類型重新煥發生機。
2006年對於TSOP封裝來講是非常重要的一年。由於TSOP封裝的容積率和運行速度不及BGA封裝，這種曾經廣泛應用於DRAM的封裝類型在DDR/DDRII中已經消失。但是隨著數碼產品的大量普及，人們對大容量、高密度、低成本的存儲卡的需求激增，它已經成了僅次於SIP的NAND存儲器的封裝類型。
在TSOP的封裝技術發展方面，主要有TSOP2+0、TSOP2+1、TSOP3+0、TSOP4+0、TSOP5+0、TSOP4+3等，其技術已經非常成熟、成品率高。由於晶元面積越來越大，為了解決焊接空間的不足，一些在SIP封裝中得到應用的新技術也將開始出現在TSOP高密度封裝中。為了解決由於SIP的柔韌性不足的問題，TSOPSIP也會成為另一發展方向。
㈤ PoP疊層封裝工藝的PoP技術市場情況及其推動力
當前半導體封裝發展的趨勢是越來越多的向高頻、多晶元模塊(MCM)，系統集成(SiP)封裝，堆疊封裝(PiP, PoP)發展，從而傳統的裝配等級越來越模糊，出現了半導體裝配與傳統電路板裝配間的集成，如倒裝晶片(Flip Chip)直接在終端產品裝配。半導體裝配設備中的特徵功能開始出現在多功能精細間距貼片機上，同時具有較高的精度，又有助焊劑應用的功能。可以說，元件堆疊技術是在業已成熟的倒裝晶片裝配技術上發展起來的。
自2003 年前元件堆疊技術大部分還只是應用在快閃記憶體及一些移動記憶卡中，2004 年開始出現了行動電話的邏輯運算單元和存儲單元之間的堆疊裝配。 在此財政年度內整個堆疊技術市場的平均增長率達60%。 預計到2009 年增長率達21%，其中行動電話對於堆疊裝配技術的應用將占整個技術市場的17%, 3G 手機，MPEG4 將大量採用此技術。
移動通信產品關鍵是要解決」帶寬」的問題，通俗的講就是高速處理信號的能力。這就需要新型的數字信號處理器，解決方案之一就是在邏輯控制器上放置一枚存儲器(通常為動態存儲器)，實現了小型化，功能也得以強化。 而成熟的倒裝晶片技術促成了這一技術大量應用的可能。基本上我們可以利用現有的SMT 現有的和下游資源及現成的物流供應鏈導入此技術進行大批量生產。
㈥ 存儲器的結構
1cpu的內部
編輯
存儲器結構
存儲器結構
第一層：通用寄存器堆
第二層：指令與數據緩沖棧
第三層：高速緩沖存儲器
第四層：主儲存器（DRAM）
第五層：聯機外部儲存器（硬磁碟機）
第六層：離線外部儲存器（磁帶、光碟存儲器等）
這就是存儲器的層次結構~~~ 主要體現在訪問速度~~~
2工作特點
編輯
存儲器結構
存儲器結構① 設置多個存儲器並且使他們並行工作。本質：增添瓶頸部件數目，使它們並行工作，從而減緩固定瓶頸。
② 採用多級存儲系統，特別是Cache技術，這是一種減輕存儲器帶寬對系統性能影響的最佳結構方案。本質：把瓶頸部件分為多個流水線部件，加大操作時間的重疊、提高速度，從而減緩固定瓶頸。
③ 在微處理機內部設置各種緩沖存儲器，以減輕對存儲器存取的壓力。增加CPU中寄存器的數量，也可大大緩解對存儲器的壓力。本質：緩沖技術，用於減緩暫時性瓶頸。
一、RAM(Random Access Memory，隨機存取存儲器)
RAM的特點是：電腦開機時，操作系統和應用程序的所有正在運行的數據和程序都會放置其中，並且隨時可以對存放在裡面的數據進行修改和存取。它的工作需要由持續的電力提供，一旦系統斷電，存放在裡面的所有數據和程序都會自動清空掉，並且再也無法恢復。
3具體結構分類
編輯
根據組成元件的不同，RAM內存又分為以下十八種：
01.DRAM（Dynamic RAM，動態隨機存取存儲器）
這是最普通的RAM，一個電子管與一個電容器組成一個位存儲單元，DRAM將每個內存位作為一個電荷保存在位存儲
存儲器結構
存儲器結構單元中，用電容的充放電來做儲存動作，但因電容本身有漏電問題，因此必須每幾微秒就要刷新一次，否則數據會丟失。存取時間和放電時間一致，約為2~4ms。因為成本比較便宜，通常都用作計算機內的主存儲器。
02.SRAM（Static RAM，靜態隨機存取存儲器）
靜態，指的是內存裡面的數據可以長駐其中而不需要隨時進行存取。每6顆電子管組成一個位存儲單元，因為沒有電容器，因此無須不斷充電即可正常運作，因此它可以比一般的動態隨機處理內存處理速度更快更穩定，往往用來做高速緩存。
03.VRAM（Video RAM，視頻內存）
它的主要功能是將顯卡的視頻數據輸出到數模轉換器中，有效降低繪圖顯示晶元的工作負擔。它採用雙數據口設計，其中一個數據口是並行式的數據輸出入口，另一個是串列式的數據輸出口。多用於高級顯卡中的高檔內存。
04.FPM DRAM（Fast Page Mode DRAM，快速頁切換模式動態隨機存取存儲器）
改良版的DRAM，大多數為72PIN或30Pin的模塊。傳統的DRAM在存取一個BIT的數據時，必須送出行地址和列地址各一次才能讀寫數據。而FRM DRAM在觸發了行地址後，如果CPU需要的地址在同一行內，則可以連續輸出列地址而不必再輸出行地址了。由於一般的程序和數據在內存中排列的地址是連續的，這種情況下輸出行地址後連續輸出列地址就可以得到所需要的數據。FPM將記憶體內部隔成許多頁數Pages，從512B到數KB不等，在讀取一連續區域內的數據時，就可以通過快速頁切換模式來直接讀取各page內的資料，從而大大提高讀取速度。在96年以前，在486時代和PENTIUM時代的初期，FPM DRAM被大量使用。
05.EDO DRAM（Extended Data Out DRAM，延伸數據輸出動態隨機存取存儲器）
這是繼FPM之後出現的一種存儲器，一般為72Pin、168Pin的模塊。它不需要像FPM DRAM那樣在存取每一BIT 數據時必須輸出行地址和列地址並使其穩定一段時間，然後才能讀寫有效的數據，而下一個BIT的地址必須等待這次讀寫操作完成才能輸出。因此它可以大大縮短等待輸出地址的時間，其存取速度一般比FPM模式快15%左右。它一般應用於中檔以下的Pentium主板標准內存，後期的486系統開始支持EDO DRAM，到96年後期，EDO DRAM開始執行。。
存儲器結構
存儲器結構06.BEDO DRAM（Burst Extended Data Out DRAM，爆發式延伸數據輸出動態隨機存取存儲器）
這是改良型的EDO DRAM，是由美光公司提出的，它在晶元上增加了一個地址計數器來追蹤下一個地址。它是突發式的讀取方式，也就是當一個數據地址被送出後，剩下的三個數據每一個都只需要一個周期就能讀取，因此一次可以存取多組數據，速度比EDO DRAM快。但支持BEDODRAM內存的主板可謂少之又少，只有極少幾款提供支持（如VIA APOLLO VP2），因此很快就被DRAM取代了。
07.MDRAM（Multi-Bank DRAM，多插槽動態隨機存取存儲器）
MoSys公司提出的一種內存規格，其內部分成數個類別不同的小儲存庫 (BANK)，也即由數個屬立的小單位矩陣所構成，每個儲存庫之間以高於外部的資料速度相互連接，一般應用於高速顯示卡或加速卡中，也有少數主機板用於L2高速緩存中。
08.WRAM（Window RAM，窗口隨機存取存儲器）
韓國Samsung公司開發的內存模式，是VRAM內存的改良版，不同之處是它的控制線路有一、二十組的輸入/輸出控制器，並採用EDO的資料存取模式,因此速度相對較快，另外還提供了區塊搬移功能（BitBlt），可應用於專業繪圖工作上。
09.RDRAM（Rambus DRAM，高頻動態隨機存取存儲器）
Rambus公司獨立設計完成的一種內存模式，速度一般可以達到500~530MB/s，是DRAM的10倍以上。但使用該內存後內存控制器需要作相當大的改變，因此它們一般應用於專業的圖形加速適配卡或者電視游戲機的視頻內存中。
10.SDRAM（Synchronous DRAM，同步動態隨機存取存儲器）
這是一種與CPU實現外頻Clock同步的內存模式，一般都採用168Pin的內存模組，工作電壓為3.3V。 所謂clock同步是指內存能夠與CPU同步存取資料，這樣可以取消等待周期，減少數據傳輸的延遲，因此可提升計算機的性能和效率。
11.SGRAM（Synchronous Graphics RAM，同步繪圖隨機存取存儲器）
SDRAM的改良版，它以區塊Block，即每32bit為基本存取單位，個別地取回或修改存取的資料，減少內存整體讀寫的次數，另外還針對繪圖需要而增加了繪圖控制器，並提供區塊搬移功能（BitBlt），效率明顯高於SDRAM。
12.SB SRAM（Synchronous Burst SRAM，同步爆發式靜態隨機存取存儲器）
一般的SRAM是非同步的，為了適應CPU越來越快的速度，需要使它的工作時脈變得與系統同步，這就是SB SRAM產生的原因。
13.PB SRAM（Pipeline Burst SRAM，管線爆發式靜態隨機存取存儲器）
CPU外頻速度的迅猛提升對與其相搭配的內存提出了更高的要求，管線爆發式SRAM取代同步爆發式SRAM成為必然的選擇，因為它可以有效地延長存取時脈，從而有效提高訪問速度。
14.DDR SDRAM（Double Data Rate二倍速率同步動態隨機存取存儲器）
作為SDRAM的換代產品，它具有兩大特點：其一，速度比SDRAM有一倍的提高；其二，採用了DLL（Delay Locked Loop：延時鎖定迴路）提供一個數據濾波信號。這是目前內存市場上的主流模式。
15.SLDRAM （Synchronize Link，同步鏈環動態隨機存取存儲器）
這是一種擴展型SDRAM結構內存，在增加了更先進同步電路的同時，還改進了邏輯控制電路，不過由於技術顯示，
存儲器結構
存儲器結構投入實用的難度不小。
16.CDRAM（CACHED DRAM，同步緩存動態隨機存取存儲器）
這是三菱電氣公司首先研製的專利技術，它是在DRAM晶元的外部插針和內部DRAM之間插入一個SRAM作為二級CACHE使用。當前，幾乎所有的CPU都裝有一級CACHE來提高效率，隨著CPU時鍾頻率的成倍提高，CACHE不被選中對系統性能產生的影響將會越來越大，而CACHE DRAM所提供的二級CACHE正好用以補充CPU一級CACHE之不足，因此能極大地提高CPU效率。
17.DDRII(Double Data Rate Synchronous DRAM，第二代同步雙倍速率動態隨機存取存儲器)
DDRII 是DDR原有的SLDRAM聯盟於1999年解散後將既有的研發成果與DDR整合之後的未來新標准。DDRII的詳細規格目前尚未確定。
18.DRDRAM (Direct Rambus DRAM)
是下一代的主流內存標准之一，由Rambus 公司所設計發展出來，是將所有的接腳都連結到一個共同的Bus，這樣不但可以減少控制器的體積，已可以增加資料傳送的效率。
二、ROM(READ Only Memory，只讀存儲器)
ROM是線路最簡單半導體電路，通過掩模工藝，一次性製造，在元件正常工作的情況下，其中的代碼與數據將永久保存，並且不能夠進行修改。一般應用於PC系統的程序碼、主機板上的 BIOS (基本輸入/輸出系統Basic Input/Output System)等。它的讀取速度比RAM慢很多。
4組成元件分類
編輯
ROM內存又分為以下五種：
存儲器結構
存儲器結構1.MASK ROM（掩模型只讀存儲器）
製造商為了大量生產ROM內存，需要先製作一顆有原始數據的ROM或EPROM作為樣本，然後再大量復制，這一樣本就是MASK ROM，而燒錄在MASK ROM中的資料永遠無法做修改。它的成本比較低。
2.PROM（Programmable ROM，可編程只讀存儲器）
這是一種可以用刻錄機將資料寫入的ROM內存，但只能寫入一次，所以也被稱為「一次可編程只讀存儲器」(One Time Progarmming ROM，OTP-ROM)。PROM在出廠時，存儲的內容全為1，用戶可以根據需要將其中的某些單元寫入數據0(部分的PROM在出廠時數據全為0，則用戶可以將其中的部分單元寫入1)， 以實現對其「編程」的目的。
3.EPROM（Erasable Programmable，可擦可編程只讀存儲器）
這是一種具有可擦除功能，擦除後即可進行再編程的ROM內存，寫入前必須先把裡面的內容用紫外線照射它的IC卡上
存儲器結構
存儲器結構的透明視窗的方式來清除掉。這一類晶元比較容易識別，其封裝中包含有「石英玻璃窗」，一個編程後的EPROM晶元的「石英玻璃窗」一般使用黑色不幹膠紙蓋住， 以防止遭到陽光直射。
4.EEPROM（Electrically Erasable Programmable，電可擦可編程只讀存儲器）
功能與使用方式與EPROM一樣，不同之處是清除數據的方式，它是以約20V的電壓來進行清除的。另外它還可以用電信號進行數據寫入。這類ROM內存多應用於即插即用（PnP）介面中。
5.Flash Memory（快閃記憶體）
這是一種可以直接在主機板上修改內容而不需要將IC拔下的內存，當電源關掉後儲存在裡面的資料並不會流失掉，在寫入資料時必須先將原本的資料清除掉，然後才能再寫入新的資料，缺點為寫入資料的速度太慢。
㈦ 長電科技——半導體晶元封裝和設計龍頭企業
長電 科技 是全球領先的集成電路製造和技術服務提供商，提供全方位的晶元成品製造一站式服務，包括集成電路的系統集成、設計模擬、技術開發、產品認證、晶圓中測、晶圓級中道封裝測試、系統級封裝測試、晶元成品測試並可向世界各地的半導體客戶提供直運服務。
通過高集成度的晶圓級（WLP）、2.5D/3D、系統級（SiP）封裝技術和高性能的倒裝晶元和引線互聯封裝技術，長電 科技 的產品、服務和技術涵蓋了主流集成電路系統應用，包括網路通訊、移動終端、高性能計算、車載電子、大數據存儲、人工智慧與物聯網、工業智造等領域。長電 科技 在全球擁有23000多名員工，在中國、韓國和新加坡設有六大生產基地和兩大研發中心，在逾22個國家和地區設有業務機構，可與全球客戶進行緊密的技術合作並提供高效的產業鏈支持。
隨著市場對攜帶型移動數據訪問設備的需求快速增長，市場對功能融合和封裝復雜性的要求也在提升。同時對更高集成度，更好電氣性能、更低時延，以及更短垂直互連的要求，正在迫使封裝技術從 2D 封裝向更先進的 2.5D 和 3D 封裝設計轉變。為了滿足這些需求，各種類型的堆疊集成技術被用於將多個具有不同功能的晶元集中到越來越小的尺寸中。
長電 科技 積極推動傳統封裝技術的突破，率先在晶圓級封裝、倒裝晶元互連、硅通孔(TSV)等領域中採用多種創新集成技術，以開發差異化的解決方案，幫助客戶在其服務的市場中取得成功。
3D 集成技術正在三個領域向前推進：封裝級集成、晶圓級集成和硅級集成。
• 封裝級集成
利用常規的焊線或倒裝晶元工藝進行堆疊和互連，以構建傳統的堆疊晶元和堆疊封裝結構，包括：
堆疊晶元 (SD) 封裝 ，通常在一個標准封裝中使用焊線和倒裝晶元連接，對裸片進行堆疊和互連。配置包括 FBGA-SD、FLGA-SD、PBGA-SD、QFP-SD 和 TSOP-SD。
層疊封裝(PoP) ，通常對經過全面測試的存儲器和邏輯封裝進行堆疊，消除已知合格晶元 (KGD) 問題，並提供了組合 IC 技術方面的靈活度。倒裝晶元 PoP 選項包括裸片 PoP、模塑激光 PoP 和裸片模塑激光 PoP 配置 (PoP-MLP-ED)。
封裝內封裝 (PiP) ，封裝內封裝 (PiP) 通常將已封裝晶元和裸片堆疊到一個 JEDEC 標准 FBGA 中。經過預先測試的內部堆疊模塊 (ISM) 接點柵格陣列 (LGA) 和 BGA 或已知/已探測合格晶元 (KGD)，通過線焊進行堆疊和互連，然後模塑形成一個與常規FBGA封裝相似的 CSP。
3D 晶圓級集成 (WLP) 使用再分布層和凸塊工藝來形成互連。晶圓級集成技術涵蓋創新的扇入(FIWLP) 和扇出 (FOWLP) 選項，包括：
嵌入式晶圓級 BGA(eWLB) - 作為一種多功能的扇出型嵌入式晶圓級 BGA 平台，eWLB 靈活的重建製造工藝可以降低基板的復雜性和成本，同時在一系列可靠、低損耗的 2D、2.5D 和 3D 解決方案中實現高性能、小尺寸和非常密集的互連。長電 科技 的 3D eWLB-SiP 和 eWLB-PoP 解決方案包括多個嵌入式無源和有源元器件，提供面對背、面對面選項，以及單面、1.5 面、雙面超薄 PoP 配置。對於需要全 3D 集成的應用，長電 科技 的面對面 eWLB PoP 配置通過 eWLB 模塑層，在應用處理器和存儲器晶元之間提供直接的垂直互連，以實現高帶寬、極細間距的結構，其性能不遜色於 TSV 技術。
包封 WLCSP (eWLCSP ) - 一種創新的 FIWLP 封裝，採用扇出型工藝，也稱為 FlexLine 方法，來構建這種創新、可靠的包封 WLCSP 封裝。
WLCSP - 標准晶圓級 CSP 封裝。隨著各種工藝技術的發展，例如低固化溫度聚合物、將銅材料用於凸塊下金屬化 (UBM) 和 RDL，我們可以實現更高的密度，提高 WLCSP 封裝的可靠性。
在真正的 3D IC 設計中，目標是將一個晶元貼合在另一個晶元上，兩者之間沒有任何間隔（無中介層或基材）。目前，「接近 3D」的集成通常也稱為 2.5D 集成，其實現方法是使用薄的無源中介層中的硅通孔 (TSV)，在封裝內部連接晶元。晶元之間的通信通過中介層上的電路進行。FOWLP 工藝還可以產生一種被稱為2.5D eWLB的創新過渡技術，在這種技術中，使用薄膜扇出型結構來實現高密度互連。長電 科技 的硅級集成產品組合包括：
2.5D / 擴展 eWLB - 長電 科技 基於 eWLB 的中介層可在成熟的低損耗封裝結構中實現高密度互連，提供更高效的散熱和更快的處理速度。3D eWLB 互連（包括硅分割）是通過獨特的面對面鍵合方式實現，無需成本更高的 TSV 互連，同時還能實現高帶寬的 3D 集成。基於 eWLB 的中介層簡化了材料供應鏈，降低了整體成本，為客戶提供了一個強大的技術平台和路徑，幫助客戶將器件過渡到更先進的 2.5D 和 3D 封裝。
MEOL集成的2.5D封裝 - 作為首批在2.5D 封裝領域擁有成熟 MEOL TSV 集成經驗的 OSAT 之一，長電 科技 在這個新興互連技術領域扮演著重要角色，專注於開發經濟高效的高產量製造能力，讓 TSV 成為具有商業可行性的解決方案。長電 科技 還與眾多的客戶、研究機構和領先代工廠開展協作，為集成式 3D 封裝解決方案開發有效的商業模式。
2.5/3D集成技術圓片級與扇出封裝技術系統級封裝技術倒裝封裝技術焊線封裝技術MEMS與感測器
長電 科技 為以下封裝選項提供晶圓級技術：
• eWLB（嵌入式晶圓級球柵陣列）
• eWLCSP（包封晶圓級晶元尺寸封裝）
• WLCSP（晶圓級晶元尺寸封裝）
• IPD（集成無源器件）
• ECP（包封晶元封裝）
• RFID（射頻識別）
當今的消費者正在尋找性能強大的多功能電子設備，這些設備不僅要提供前所未有的性能和速度，還要具有小巧的體積和低廉的成本。這給半導體製造商帶來了復雜的技術和製造挑戰，他們試圖尋找新的方法，在小體積、低成本的器件中提供更出色的性能和功能。長電 科技 在提供全方位的晶圓級技術解決方案平台方面處於行業領先地位，提供的解決方案包括扇入型晶圓級封裝 (FIWLP)、扇出型晶圓級封裝 (FOWLP)、集成無源器件 (IPD)、硅通孔 (TSV)、包封晶元封裝 (ECP)、射頻識別 (RFID)。
突破性的 FlexLineTM 製造方法
我們的創新晶圓級製造方法稱為 FlexLineTM 方法，為客戶提供了不受晶圓直徑約束的自由，同時實現了傳統製造流程無法實現的供應鏈簡化和成本的顯著降低。FlexLine 製造方法是不同於常規晶圓級製造的重大範式轉變，它為扇入型和扇出型晶圓級封裝提供了很高的靈活性和顯著的成本節省。
FlexLine方法，為客戶提供了不受晶圓直徑約束的自由，同時實現了傳統製造流程無法實現的供應鏈簡化和成本的顯著降低。
用於 2.5D 和 3D 集成的多功能技術平台
FlexLine方法，為客戶提供了不受晶圓直徑約束的自由，同時實現了傳統製造流程無法實現的供應鏈簡化和成本的顯著降低。
半導體公司不斷面臨復雜的集成挑戰，因為消費者希望他們的電子產品體積更小、速度更快、性能更高，並將更多功能集成到單部設備中。半導體封裝對於解決這些挑戰具有重大影響。當前和未來對於提高系統性能、增加功能、降低功耗、縮小外形尺寸的要求，需要一種被稱為系統集成的先進封裝方法。
系統集成可將多個集成電路 (IC) 和元器件組合到單個系統或模塊化子系統中，以實現更高的性能、功能和處理速度，同時大幅降低電子器件內部的空間要求。
什麼是系統級封裝？
系統級封裝 (SiP) 是一種功能電子系統或子系統，包括兩個或更多異構半導體晶元（通常來自不同的技術節點，針對各自的功能進行優化），通常搭載無源元器件。SiP 的物理形式是模塊，根據最終應用的不同，模塊可以包括邏輯晶元、存儲器、集成無源器件 (IPD)、射頻濾波器、感測器、散熱片、天線、連接器和/或電源晶元。
先進 SiP 的優勢
為了滿足用戶提高集成度、改善電氣性能、降低功耗、加快速度、縮小器件尺寸的需求，以下幾大優勢促使業界轉向先進的SiP 解決方案：
• 比獨立封裝的元器件更薄/更小的外形尺寸
• 提高了性能和功能集成度
• 設計靈活性
• 提供更好的電磁干擾 (EMI) 隔離
• 減少系統佔用的PCB面積和復雜度
• 改善電源管理，為電池提供更多空間
• 簡化 SMT 組裝過程
• 經濟高效的「即插即用」解決方案
• 更快的上市時間 (TTM)
• 一站式解決方案 – 從晶圓到完全測試的 SiP 模塊
應用
當前，先進的 SiP 和微型模塊正被應用於移動設備、物聯網 (IoT)、可穿戴設備、醫療保健、工業、 汽車 、計算和通信網路等多個市場。每種先進 SiP 解決方案的復雜程度各不相同，這取決於每種應用需要的元器件的數量和功能。
以下是高級 SiP 應用的一些示例：
根據應用需求和產品復雜度，我們提供多種先進 SiP 配置，從帶有多個有源和無源元件、通過倒裝晶元、引線鍵合和SMT進行互連的傳統2D 模塊，到更復雜的模塊，如封裝內封裝 (PiP)、層疊封裝 (PoP)、2.5D 和 3D 集成解決方案。先進的SiP 模塊配置 (2D/2.5D/3D) 針對特定終端應用進行定製，旨在充分發揮它們的潛在優勢，包括性能、成本、外形尺寸和產品上市時間 (TTM)。
在倒裝晶元封裝中，硅晶元使用焊接凸塊而非焊線直接固定在基材上，提供密集的互連，具有很高的電氣性能和熱性能。倒裝晶元互連實現了終極的微型化，減少了封裝寄生效應，並且實現了其他傳統封裝方法無法實現的晶元功率分配和地線分配新模式。
長電 科技 提供豐富的倒裝晶元產品組合，從搭載無源元器件的大型單晶元封裝，到模塊和復雜的先進 3D 封裝，包含多種不同的低成本創新選項。長電 科技 的豐富倒裝晶元產品組合包括：
FCBGA 和 fcCSP 都使用錫球來提供第二級 (BGA) 互連。
顛覆性的低成本倒裝晶元解決方案：fcCuBE
長電 科技 還提供名為「fcCuBE 」的創新低成本倒裝晶元技術。fcCuBE 是一種低成本、高性能的先進倒裝晶元封裝技術，其特點是採用銅 (Cu) 柱凸塊、引線焊接 (BOL) 互連以及其他增強型組裝工藝。顧名思義，fcCuBE 就是採用銅柱、BOL 和增強工藝的倒裝晶元。fcCuBE 技術適用於各種平台。自 2006 年獲得首個與 fcCuBE 相關的創新 BOL 工藝專利以來，長電 科技 投入大量資金，將這一變革性技術發展成為引人注目的倒裝晶元解決方案，廣泛應用於從低端到高端的移動市場以及中高端消費和雲計算市場的終端產品。
fcCuBE 的優勢是推動來自成本敏感型市場，如移動和消費類市場，以及網路和雲計算市場的客戶廣泛採用這種封裝，因為在這些市場上，布線密度和性能的增加是必然趨勢。fcCuBE 的獨特 BOL 互連結構可擴展到非常細的凸塊間距，實現高 I/O 吞吐量，同時緩解與應力相關的晶元與封裝之間的交互作用 (CPI)，而這種現象通常與無鉛和銅柱凸塊結構相關。這對於中高端的網路和消費類應用而言尤其重要。
長電 科技 提供全方位一站式倒裝晶元服務
憑借在晶圓級封裝、晶圓探針和最終測試方面的強勁實力，長電 科技 在為客戶提供全方位一站式服務方面獨具優勢。長電 科技 提供從涉及到生產的全方位一站式倒裝晶元服務，包括高速、高引腳數的數字和射頻測試。
焊線形成晶元與基材、基材與基材、基材與封裝之間的互連。焊線被普遍視為最經濟高效和靈活的互連技術，目前用於組裝絕大多數的半導體封裝。
長電 科技 的多種封裝方法都採用焊線互連：
銅焊線
作為金線的低成本替代品，銅線正在成為焊線封裝中首選的互連材料。銅線具有與金線相近的電氣特性和性能，而且電阻更低，在需要較低的焊線電阻以提高器件性能的情況下，這將是一大優勢。長電 科技 可以提供各類焊線封裝類型，並最大程度地節省物料成本，從而實現最具成本效益的銅焊線解決方案。
層壓封裝
基於層壓的球柵陣列 (BGA) 互連技術最初推出的目的是滿足高級半導體晶元不斷增長的高引線數要求。BGA 技術的特點是將引線以小凸塊或焊球的形式置於封裝的底面，具有低阻抗、易於表面安裝、成本相對較低和封裝可靠性高等特點。長電 科技 提供全套的基於層壓的 BGA 封裝，包括細間距、超薄、多晶元、堆疊和熱增強配置。
除了標准層壓封裝之外，長電 科技 還提供多種先進堆疊封裝選項，包括一系列層疊封裝 (PoP) 和封裝內封裝 (PiP) 配置。
引線框架封裝
引線框架封裝的特點是晶元包封在塑料模塑復合物中，金屬引線包圍封裝周邊。這種簡單的低成本封裝仍然是很多應用的最佳解決方案。長電 科技 提供全面的引線框架封裝解決方案，從標准引線框架封裝到小巧薄型熱增強封裝，包括方形扁平封裝 (QFP)、四邊/雙邊無引腳、扁平封裝 (QFN/DFN)、薄型小外型封裝 (TSOP)、小外形晶體管 (SOT)、小外形封裝 (SOP)、雙內聯封裝 (DIP)、晶體管外形 (TO)。
存儲器器件
除了增值封裝組裝和測試服務之外，長電 科技 還提供 Micro-SD 和 SD-USB 這兩種格式的存儲卡封裝。Micro-SD 是集成解決方案，使用 NAND 和控制器晶元，SD-USB 則是裸片和搭載 SMT 元器件的預封裝晶元。長電 科技 的存儲卡解決方案採用裸片級別組裝、預封裝晶元組裝，或者兩者結合的方式。
全方位服務封裝設計
我們在晶元和封裝設計方面與客戶展開合作，提供最能滿足客戶對性能、質量、周期和成本要求的產品。長電 科技 的全方位服務封裝設計中心可以幫助客戶確定適用於復雜集成電路的最佳封裝，還能夠幫助客戶設計最適合特定器件的封裝。
2.5/3D集成技術圓片級與扇出封裝技術系統級封裝技術倒裝封裝技術焊線封裝技術MEMS與感測器
MEMS and Sensors
隨著消費者對能夠實現感測、通信、控制應用的智能設備的需求日益增長，MEMS 和感測器因其更小的尺寸、更薄的外形和功能集成能力，正在成為一種非常關鍵的封裝方式。MEMS 和感測器可廣泛應用於通信、消費、醫療、工業和 汽車 市場的眾多系統中。
感測器
感測器是一種能夠檢測/測量物理屬性，然後記錄並報告數據和/或響應信號的裝置或系統。感測器通常組裝在模塊中，這些模塊能夠基於模擬或感測器饋送信號來作出響應。感測器有很多不同的類型和應用，例如壓力感測器、慣性感測器、話筒、接近感測器、指紋感測器等
微機電系統 (MEMS)
MMEMS 是一種專用感測器，它將機械和電氣原件通過分立或模塊方式組合起來。MEMS是典型的多晶元解決方案，例如感應晶元與專用集成電路 (ASIC) 配對使用。MEMS 器件可以由機械元件、感測器、致動器、電氣和電子器件組成，並置於一個共同的硅基片上。在消費、 汽車 和移動應用中使用基於 MEMS 的感測器具備一些優勢，包括體積小、功耗低、成本低等。
集成一站式解決方案
憑借我們的技術組合和專業 MEMS 團隊，長電 科技 能夠提供全面的一站式解決方案，為您的量產提供支持，我們的服務包括封裝協同設計、模擬、物料清單 (BOM) 驗證、組裝、質量保證和內部測試解決方案。長電 科技 能夠為客戶的終端產品提供更小外形尺寸、更高性能、更低成本的解決方案。我們的創新集成解決方案能夠幫助您的企業實現 MEMS 和感測器應用的尺寸、性能和成本要求。
1. 嵌入式晶圓級球柵陣列 (eWLB) - 單晶元、多晶元和堆疊的層疊封裝配置
2. 晶圓級晶元尺寸封裝 (WLCSP) - 非常小的單晶元
3. 倒裝晶元晶元尺寸封裝 (fcCSP)- 單晶元或多晶元的倒裝晶元配置
4. 細間距球柵陣列 (FBGA) - 單晶元或多晶元配置
5. 接點柵格陣列 (FBGA) - 單晶元或多晶元配置
6. 四邊扁平無引腳 (FBGA) - 單晶元或多晶元配置
長電 科技 提供全方位一站式倒裝晶元服務
憑借在晶圓級封裝、晶圓探針和最終測試方面的強勁實力，長電 科技 在為客戶提供全方位一站式處理方面獨具優勢。長電 科技 提供從設計到生產的全方位一站式倒裝晶元服務，包括高速、高引腳數的數字和射頻測試。
全方位一站式解決方案的優勢
• 縮短產品上市時間
• 提升整體流程效率
• 提高質量
• 降低成本
• 簡化產品管理
長電 科技 位於中國、新加坡、韓國和美國的全球特性分析團隊，致力於為全球客戶提供先進的封裝表徵服務，確保客戶擁有高質量、高性能、可靠和高性價比的封裝設計，以滿足他們的市場需求。
晶圓凸塊技術可以在半導體封裝中提供顯著的性能、外形尺寸和成本優勢。晶圓凸塊是一種先進的製造工藝，在切割之前就在半導體晶圓表面形成金屬焊球或凸塊。晶圓凸塊實現了器件中的晶元與基材或印刷電路板之間的互連。焊球的成分和尺寸取決於多種因素，例如半導體器件的外形尺寸、成本以及電氣、機械和熱性能要求。
長電 科技 在晶圓凸塊的眾多合金材料和工藝方面擁有豐富的經驗，包括採用共晶、無鉛和銅柱合金的印刷凸塊、錫球和電鍍技術。我們的晶圓凸塊產品包括 200mm 和 300mm 晶圓尺寸的晶圓凸塊和再分配，以提供完整的一站式先進倒裝晶元封裝和晶圓級封裝解決方案。
長電 科技 的認證質量測試中心，提供多種可靠性試驗，包括環境可靠性測試、使用壽命可靠性測試、板級可靠性試驗，和全方位的故障分析服務。
封測市場高景氣，公司治理和業務協同不斷強化，業績實現高速增長： 公司 2020 年歸母凈利潤同比+1371.17%，業績實現高速增長，主要得益 於公司進一步深化海內外製造基地資源整合、提高營運效率、改善財務 結構，大幅度提高了經營性盈利能力。2020 年，公司海外並購的新加坡 星科金朋實現營業收入 13.41 億美元，同比增長 25.41%，凈利潤從 2019 年的虧損 5,431.69 萬美元到 2020 年的盈利 2,293.99 萬美元，實現全面 扭虧為盈。另外，收購後，子公司長電國際利用星科金朋韓國廠的技術、 廠房等新設立的長電韓國工廠（JSCK）在 2020 年實現營業收入 12.35 億美元，同比增長 64.97%；凈利潤 5,833.49 萬美元，同比增長 669.97%。 2021 年第一季度，公司業績延續高增長趨勢，歸母凈利潤同比 +188.68%，毛利率 16.03%，同比+2.93pct，凈利率 5.76%，同比+3.41pct。
公司可為客戶提 供從設計模擬到中後道封測、系統級封測的全流程技術解決方案，已成 為中國第一大和全球第三大封測企業。公司產能全球布局，各產區的配 套產能完善，隨著產能利用率的持續提升，公司生產規模優勢有望進一 步凸顯，同時，各產區互為補充，各具技術特色和競爭優勢，完整覆蓋 了低、中、高端封裝測試領域，在 SiP、WL-CSP、2.5D 封裝等先進封 裝領域優勢明顯。公司聚焦 5G 通信、高性能計算、 汽車 電子、高容量 存儲等關鍵應用領域，大尺寸 FC BGA、毫米波天線 AiP、車載封測方 案和 16 層存儲晶元堆疊等產品方案不斷突破，龍頭地位穩固。
用戶資源和 高附加價值產品項目，加強星科金朋等工廠的持續盈利能力。目前，公 司國內工廠的封測服務能力持續提升，車載涉安全等產品陸續量產，同 時，韓國廠的 汽車 電子、5G 等業務規模不斷擴大，新加坡廠管理效率 和產能利用率持續提升，盈利能力穩步改善。隨著公司各項業務和產線 資源整合的推進，公司盈利能力有望持續提升，未來業績增長動能充足。