『壹』 存儲器讀寫的工作周期是指什麼
存儲器是具有「記憶」功能的設備，它用具有兩種穩定狀態的物理器件來表示二進制數碼「0」和「1」，這種器件稱為記憶元件或記憶單元。記憶元件可以是磁芯，半導體觸發器、MOS電路或電容器等。
位(bit)是二進制數的最基本單位，也是存儲器存儲信息的最小單位，8位二進制數稱為一個位元組(byte)。當一個數作為一個整體存入或取出時，這個數叫做存儲字。存儲字可以是一個位元組，也可以是若干個位元組。若干個憶記單元組成一個存儲單元，大量的存儲單元的集合組成一個存儲體(MemoryBank)。
為了區分存儲體內的存儲單元，必須將它們逐一進行編號，稱為地址。地址與存儲單元之間一一對應，且是存儲單元的唯一標志。應注意存儲單元的地址和它裡面存放的內容完全是兩回事。
存儲器在計算機中處於不同的位置，可分為主存儲器和輔助存儲器。在主機內部，直接與CPU交換信息的存儲器稱主存儲器或內存儲器。在執行期間，程序的數據放在主存儲器內，各個存儲單元的內容可通過指令隨機訪問，這樣的存儲器稱為隨機存取存儲器(RAM)。另一種存儲器叫只讀存儲器(ROM)，裡面存放一次性寫入的程序或數據，僅能隨機讀出。RAM和ROM共同分享主存儲器的地址空間。
因於結構、價格原因，主存儲器的容量受限。為滿足計算的需要而採用了大容量的輔助存儲器或稱外存儲器，如磁碟、光碟等。
存儲器的主要技術指標
存儲器的特性由它的技術參數來描述。
一、存儲容量：存儲器可以容納的二進制信息量稱為存儲容量。主存儲器的容量是指用地址寄存器(MAR)產生的地址能訪問的存儲單元的數量。如N位字長的MAR能夠編址最多達2N個存儲單元。一般主存儲器(內存)容量在幾十K到幾M位元組左右；輔助存儲器(外存)在幾百K到幾千M位元組。
二、存儲周期：存儲器的兩個基本操作為讀出與寫入，是指將信息在存儲單元與存儲寄存器(MDR)之間進行讀寫。存儲器從接收讀出命令到被讀出信息穩定在MDR的輸出端為止的時間間隔，稱為取數時間TA；兩次獨立的存取操作之間所需的最短時間稱為存儲周期TMC。半導體存儲器的存儲周期一般為100ns-200ns。
三、存儲器的可靠性：存儲器的可靠性用平均故障間隔時間MTBF來衡量。MTBF可以理解為兩次故障之間的平均時間間隔。MTBF越長，表示可靠性越高，即保持正確工作能力越強。
四、性能價格比：性能主要包括存儲器容量、存儲周期和可靠性三項內容。性能價格比是一個綜合性指標，對於不同的存儲器有不同的要求。對於外存儲器，要求容量極大，而對緩沖存儲器則要求速度非常快，容量不一定大。因此性能/價格比是評價整個存儲器系統很重要的指標
『貳』 計算機存儲器的存取時間和存取周期，能不能詳細地介紹一下，不懂啊！！！先謝謝啦
這個是特別專業的問題了，除了設計計算機硬體，特別是CPU和存儲部件的人員以外，使用的人們不用關注這個問題的。
因為現在計算機存儲的周期都是用毫秒級別和Kbit來計算的，日常使用中存儲時間已經不是問題了。
大概是這樣的。
『叄』 關於計算機組成原理的交叉存儲器問題
低位交叉多體並行存儲器的特點 ：每個模塊都有相同的容量和存取速度。其實就是從每個模塊讀取一個字是並行的，而從一個模塊繼續讀取下一個字，才有時間間隔，這也就是為什麼它的帶寬比順序存取大。總而言之，模塊間並行，模塊內部串列。
『肆』 計算機組成原理(三)存儲系統
輔存中的數據要調入主存後才能被CPU訪問
按存儲介質，存儲器可分為磁表面存儲器（磁碟、磁帶)、磁心存儲器半導體存儲器（MOS型存儲器、雙極型存儲器）和光存儲器（光碟)。
隨機存取存儲器（RAM）：讀寫任何一個存儲單元所需時間都相同，與存儲單元所在的物理位置無關，如內存條等
順序存取存儲器（SAM）：讀寫一個存儲單元所需時間取決於存儲單元所在的物理位置，如磁碟等
直接存取存儲器（DAM）：既有隨機存取特性，也有順序存取特性。先直接選取信息所在區域，然後按順序方式存取。如硬碟等
相聯存儲器，即可以按內容訪問的存儲器（CAM）可以按照內容檢索到存儲位置進行讀寫，「快表」就是一種相聯存儲器
讀寫存儲器—即可讀、也可寫（如：磁碟、內存、Cache）
只讀存儲器—只能讀，不能寫（如：實體音樂專輯通常採用CD-ROM，實體電影採用藍光光碟，BIOS通常寫在ROM中）
斷電後，存儲信息消失的存儲器——易失性存儲器（主存、Cache）
斷電後，存儲信息依然保持的存儲器——非易失性存儲器（磁碟、光碟）
信息讀出後，原存儲信息被破壞——破壞性讀出（如DRAM晶元，讀出數據後要進行重寫）
信息讀出後，原存儲信息不被破壞——非破壞性讀出（如SRAM晶元、磁碟、光碟）
存儲器晶元的基本電路如下
封裝後如下圖所示
圖中的每條線都會對應一個金屬引腳，另外還有供電引腳、接地引腳，故可以由此求引腳數目
n位地址對應2 n 個存儲單元
假如有8k×8位的存儲晶元，即
現代計算機通常按位元組編址，即每個位元組對應一個地址
但也支持按位元組定址、按字定址、按半字定址、按雙字定址
(Dynamic Random Access Memory，DRAM)即動態RAM，使用柵極電容存儲信息
(Static Random Access Memory，SRAM)即靜態RAM，使用雙穩態觸發器存儲信息
DRAM用於主存、SRAM用於Cache，兩者都屬於易失性存儲器
簡單模型下需要有 根選通線，而行列地址下僅需 根選通線
ROM晶元具有非易失性，斷電後數據不會丟失
主板上的BIOS晶元（ROM），存儲了「自舉裝入程序」，負責引導裝入操作系統（開機）。邏輯上，主存由 輔存RAM+ROM組成，且二者常統一編址
位擴展的連接方式是將多個存儲晶元的地址端、片選端和讀寫控制端相應並聯，數據端分別引出。
字擴展是指增加存儲器中字的數量，而位數不變。字擴展將晶元的地址線、數據線、讀寫控制線相應並聯，而由片選信號來區分各晶元的地址范圍。
實際上，存儲器往往需要同時擴充字和位。字位同時擴展是指既增加存儲字的數量，又增加存儲字長。
兩個埠對同一主存操作有以下4種情況：
當出現(3)(4)時，置「忙」信號為0，由判斷邏輯決定暫時關閉一個埠（即被延時），未被關閉的埠正常訪問，被關閉的埠延長一個很短的時間段後再訪問。
多體並行存儲器由多體模塊組成。每個模塊都有相同的容量和存取速度，各模塊都有獨立的讀寫控制電路、地址寄存器和數據寄存器。它們既能並行工作，又能交義工作。多體並行存儲器分為高位交叉編址（順序方式)和低位交叉編址（交叉方式)兩種.
①高位交叉編址
②低位交叉編址
採用「流水線」的方式並行存取（宏觀上並行，微觀上串列）,連續取n個存儲字耗時可縮短為
宏觀上，一個存儲周期內，m體交叉存儲器可以提供的數據量為單個模塊的m倍。存取周期為T，存取時間/匯流排傳輸周期為r，為了使流水線不間斷，應保證模塊數
單體多字系統的特點是存儲器中只有一個存儲體，每個存儲單元存儲m個字，匯流排寬度也為m個字。一次並行讀出m個字，地址必須順序排列並處於同一存儲單元。
缺點：每次只能同時取m個字，不能單獨取其中某個字；指令和數據在主存內必須是連續存放的
為便於Cache 和主存之間交換信息，Cache 和主存都被劃分為相等的塊，Cache 塊又稱Cache 行，每塊由若干位元組組成。塊的長度稱為塊長(Cache 行長)。由於Cache 的容量遠小於主存的容盤，所以Cache中的塊數要遠少於主存中的塊數，它僅保存主存中最活躍的若干塊的副本。因此 Cache 按照某種策略，預測CPU在未來一段時間內欲訪存的數據，將其裝入Cache.
將某些主存塊復制到Cache中，緩和CPU與主存之間的速度矛盾
CPU欲訪問的信息已在Cache中的比率稱為命中率H。先訪問Cache，若Cache未命中再訪問主存，系統的平均訪問時間t 為
同時訪問Cache和主存，若Cache命中則立即停止訪問主存系統的平均訪問時間t 為
空間局部性：在最近的未來要用到的信息(指令和數據)，很可能與現在正在使用的信息在存儲空間上是鄰近的
時間局部性：在最近的未來要用到的信息，很可能是現在正在使用的信息
基於局部性原理，不難想到，可以把CPU目前訪問的地址「周圍」的部分數據放到Cache中
直接映射方式不需要考慮替換演算法，僅全相聯映射和組相聯映射需要考慮
①隨機演算法(RAND):若Cache已滿，則隨機選擇一塊替換。實現簡單，但完全沒考慮局部性原理，命中率低，實際效果很不穩定
②先進先出演算法(FIFO):若Cache已滿，則替換最先被調入Cache的塊。實現簡單，依然沒考慮局部性原理
③近期最少使用演算法(LRU):為每一個Cache塊設置一個「計數器」，用於記錄每個Cache塊已經有多久沒被訪問了。當Cache滿後替換「計數器」最大的.基於「局部性原理」，LRU演算法的實際運行效果優秀，Cache命中率高。
④最不經常使用演算法(LFU):為每一個Cache塊設置一個「計數器」，用於記錄每個Cache塊被訪問過幾次。當Cache滿後替換「計數器」最小的.並沒有很好地遵循局部性原理，因此實際運行效果不如LRU
現代計算機常採用多級Cache，各級Cache之間常採用「全寫法+非寫分配法」；Cache-主存之間常採用「寫回法+寫分配法」
寫回法(write-back)：當CPU對Cache寫命中時，只修改Cache的內容，而不立即寫入主存，只有當此塊被換出時才寫回主存。減少了訪存次數，但存在數據不一致的隱患。
全寫法(寫直通法，write-through)：當CPU對Cache寫命中時，必須把數據同時寫入Cache和主存，一般使用寫緩沖(write buffer)。使用寫緩沖，CPU寫的速度很快，若寫操作不頻繁，則效果很好。若寫操作很頻繁，可能會因為寫緩沖飽和而發生阻塞訪存次數增加，速度變慢，但更能保證數據一致性
寫分配法(write-allocate)：當CPU對Cache寫不命中時，把主存中的塊調入Cache，在Cache中修改。通常搭配寫回法使用。
非寫分配法(not-write-allocate)：當CPU對Cache寫不命中時只寫入主存，不調入Cache。搭配全寫法使用。
頁式存儲系統：一個程序(進程)在邏輯上被分為若干個大小相等的「頁面」， 「頁面」大小與「塊」的大小相同 。每個頁面可以離散地放入不同的主存塊中。CPU執行的機器指令中，使用的是「邏輯地址」，因此需要通「頁表」將邏輯地址轉為物理地址。頁表的作用：記錄了每個邏輯頁面存放在哪個主存塊中
邏輯地址（虛地址）：程序員視角看到的地址
物理地址（實地址）：實際在主存中的地址
快表是一種「相聯存儲器」，可以按內容尋訪，表中存儲的是頁表項的副本；Cache中存儲的是主存塊的副本
地址映射表中每一行都有對應的標記項
主存-輔存：實現虛擬存儲系統，解決了主存容量不夠的問題
Cache-主存：解決了主存與CPU速度不匹配的問題
『伍』 什麼是指計算機一次能並行存取
隨著計算機應用領域的不斷擴大，處理的信息量越來越多，並且現代計算機的I/O設備也在不斷增加，因此，提高訪存的速度已經成為了迫不及待的任務。於是就出現了並行存儲器。
在介紹並行存儲器之前，先來介紹一個概念：
**存儲器的帶寬：表示單位時間內存儲器存取的信息量，可用字/秒或者位/秒錶示。是衡量數據傳輸率的重要技術指標。**存儲器的帶寬是決定了以存儲器為中心的機器獲得信息的速度。可以通過下面的幾種方式提高：
1.縮短存取周期
2.增加存儲字長
3.增加存儲體
雙口RAM
為了提高CPU訪問存儲體的速度，可以採用雙埠的存儲器，多模塊存儲器等技術，它們同屬於並行技術。前者為空間並行，後者為時間並行。
多模塊存儲器
我們還可以從時間上並行並行存取。我們知道CUP的速度要比存儲器要快，如果我們同時從存儲器中取出幾條指令，那麼我們就可以充分利用CPU資源，提高運行效率。
多體並行存儲器
由多體模塊構成，每個模塊都有相同的容量和存取速度，有獨立的讀寫控制電路，地址寄存器和數據寄存器。
多體並行存儲器分為高位交叉編址和低位交叉編址兩種。
高位交叉編址
當程序按體內地址順序存放，即一個體存滿之後，再存入下一個體時，這種方式稱為順序存儲，
低位交叉編址
對應於高位交叉編址，低位交叉編址指的是將程序連續存放在相鄰體中，又稱交叉存儲。
訪存沖突
但是低位交叉存儲可能導致訪存沖突，當訪存地址在相鄰的四次訪存中，出現在同一存儲塊內，就會發生訪存沖突。
兩種並行存儲器的訪問時間
設存儲器的模塊數為n，存取周期為T，匯流排傳輸周期為i，當採用流水線方式存取的時候，：
若採用高位交叉編址，那麼連續讀取n個位元組所需的時間t1為： t1 = nT
若採用低位交叉編址，那麼連續讀取n個位元組所需的時間t2為：t2 = T +(n - 1 )i
存儲器的交叉模塊數 m >= T/i
『陸』 存儲器的存取時間是指什麼
數據存儲 和 讀取時間，簡單對於硬碟來說 就是讀寫速度
『柒』 內存正常讀取速度是多少硬碟讀取速度是多少
硬碟的讀取速度沒多大用處，一般機械硬碟用專業軟體測得的讀取速度在60-120MB/s。但這個數值沒多大用處，正常使用中是達不到這個速度的。
好比用U盤向電腦傳輸一部電影，若電腦USB介面是2.0的，U盤也是2.0的，那麼速度也就是10MB/S。若U盤是3.0的，那麼速度可達到25MB/S，當電腦和U盤介面都是3.0的，那麼速度更快，可到達45MB/S以上。以上數值本人親測。至於固態硬碟，就一句話，那是相當快。一般都在200MB/S以上。所以說硬碟讀取速度只能當參考。介面、文件類型等因素都會影響硬碟速度。
再說內存，平時所說的內存速度是指它的的存取速度，一般用存儲器存取時間和存儲周期來表示。存儲器存取時間（memory access time）又稱存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作所經歷的時間。存儲周期（memory cycle time)指連續啟動兩次獨立的存儲器操作（例如連續兩次讀操作）所需間隔的最小時間。通常，存儲周期略大於存取時間，其差別與主存器的物理實現細節有關。
內存的速度一般用存取時間衡量，即每次與CPU間數據處理耗費的時間，以納秒(ns)為單位。目前大多數SDRAM內存晶元的存取時間為5、6、7、8或10ns。可以這么說，內存主頻越高，內存的速度越快。
『捌』 在計算機中什麼是內存存取時間和存儲周期
存取時間，指的是CPU讀或寫內存內數據的過程時間。
以讀取為例，從CPU發出指令給內存時，便會要求內存取用特定地址的數據，內存響應CPU後便會將CPU所需要的數據送給CPU，一直到CPU收到數據為止，便成為一個讀取的流程。
存儲周期：連續啟動兩次讀或寫操作所需間隔的最小時間
內存的存取周期一般為60ns-120ns。單位以納秒（ns）度量，換算關系1ns=10-6ms=10-9s，常見的有60ns、70ns、80ns、120ns等幾種，相應在內存條上標為-6、-7、-8、-120等字樣。這個數值越小，存取速度越快。
(8)多體並行存儲器讀取時間擴展閱讀
存儲器的兩個基本操作為「讀出」與「寫入」，是指將存儲單元與存儲寄存器(MDR)之間進行讀寫。存儲器從接收讀出命令到被讀出信息穩定在MDR的輸出端為止的時間間隔，稱為「取數時間TA」。兩次獨立的存取操作之間所需最短時間稱為「存儲周期TMC」。半導體存儲器的存取周期一般為6ns～10ns。
其中存儲單元(memory location)簡稱「單元」。為存儲器中存儲一機器字或一位元組的空間位置。一個存儲器劃分為若干存儲單元，並按一定順序編號，稱為「地址」。如一存儲單元存放一有獨立意義的代碼。即存放作為一個整體來處理或運算的一組數字，則稱為「字」。
字的長度，即字所包含的位數，稱為「字長」。如以位元組來劃分存儲單元，則一機器字常須存放在幾個存儲單元中。存儲單元中的內容一經寫入，雖經反復使用，仍保持不變。如須寫入新內容，則原內容被「沖掉」，而變成新寫入的內容。
『玖』 多體交叉存儲器
地址順序存放（一個體存滿後，再存入下一個體），故又有順序存儲之稱。高位地址可表示體號，低位地址為體內地址。
高位地址：又稱片選地址
串列工作：並沒有提高訪問速度，一個一個訪問，讀m個字仍需 m個周期時間
設存儲周期為 T ，匯流排傳送周期為 t ，交叉模數為m。
1、一個4體並行低位交叉存儲器，每個模塊的容量是64K×32位，存取周期為200ns，在以下說法中，（ ）是正確的。
A. 在200ns內，存儲器能向CPU提供256位二進制信息
B. 在200ns內，存儲器能向CPU提供128位二進制信息
C. 在50ns內，每個模塊能向CPU提供32位二進制信息
D. 都不對
解：對CPU來說，它可以在一個存取周期內連續訪問4個模塊，32位×4=128位。本題答案為B
2、採用4體並行低位交叉存儲器，每個模塊的容量是32K×16位，存取周期為400ns，在以下說法中， 是正確的。
A. 在0.1µs內，存儲器能向CPU提供 2 6 位二進制信息
B. 在0.1µs內，存儲器能向CPU提供 1 6 位二進制信息
C. 在0.4µs內，存儲器能向CPU提供 2 6 位二進制信息
D. 都不對
解：400ns=0.4µs，16位×4=64位= 2 6 位。本題答案為C
3、多體並行方式有兩種，其中高位交叉編址的多體存儲器中，程序 ① 存放，而低位交叉編址的多體存儲器中，程序 ② 。
解：本題答案為：① 按體內地址順序 ② 連續存放在相鄰體中。
採用多體交叉存儲器時，主要由地址的低位部分來選擇各個存儲體。
採用多體交叉存儲器時，當連續訪問的存儲單元位於不同的存儲體時可獲得較高的存取速度。
有M個存儲體的低位交叉編址的多體存儲器是採用模M編址方式
4、為了通過交叉訪問提高存儲系的訪問速率，必須滿足
5、一個4體低位交叉的存儲器，假設存取周期為T，CPU每隔1/4存取周期啟動一個存儲體，試問依次訪問64個字需多少個存取周期？
答：
本題中，只有訪問第一個字需一個存取周期，從第二個字開始，每隔1/4存取周期即可訪問一個字，因此，依次訪問64個字需：
存取周期個數 =(64-1)×(1/4)T+T =（63/4+1）T =15.75+1 =16.75T