㈠ 簡述cache-主存組成的儲存結構中，存儲器讀取數據的工作過程。2.cpu對主存進行讀寫操作，應該給出哪些信息
1.CPU訪問主存地址時，需降主存地址轉換成Cache地址，並判斷欲訪問的信息是否已調入緩存。已調入則可以進行讀寫操作；未調入則需將新的主存塊調入。
2.給出地址（連接在地址線上），讀/寫信號（連接在讀/寫控制線，一般低電平是讀，高電平是寫）
㈡ 存儲卡上是用什麼原理來讀寫數據的
動態讀寫存貯器（DRAM），以其速度快、集成度高、功耗小、價格低在微型計算機中得到極其廣泛地使用。但動態存儲器同靜態存儲器有不同的工作原理。它是靠內部寄生電容充放電來記憶信息，電容充有電荷為邏輯1，不充電為邏輯0。欲深入了解動態RAM的基本原理請點擊。 動態存儲器有多種系列，如61系列、37系列、41系列、21系列等。圖示為2164晶元的引腳圖。將滑鼠指向相應引腳可看到其對引腳功能。它是一個64K 1bit的DRAM晶元，將8片並接起來，可以構成64KB的動態存儲器。
每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。
當要從DRAM晶元中讀出數據時，CPU 首先將行地址加在A0-A7上，而後送出RAS 鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。
當需要把數據寫入晶元時，行列地址先後將RAS和CAS鎖存在晶元內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。
由於電容不可能長期保持電荷不變，必須定時對動態存儲電路的各存儲單元執行重讀操作，以保持電荷穩定，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制 器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。
只讀存貯器（ROM）有多種類型。由於EPROM和EEPROM存貯容量大，可多次擦除後重新對它進行編程而寫入新的內容，使用十分方便。尤其是廠家為用戶提供了單獨地擦除器、編程器或插在各種微型機上的編程卡，大大方便了用戶。因此，這種類型的只讀存貯器得到了極其廣泛的應用。7. RAM的工作時序
為保證存儲器准確無誤地工作，加到存儲器上的地址、數據和控制信號必須遵守幾個時間邊界條件。
圖7.1—3示出了RAM讀出過程的定時關系。讀出操作過程如下：
欲讀出單元的地址加到存儲器的地址輸入端；
加入有效的選片信號CS；
在 線上加高電平，經過一段延時後，所選擇單元的內容出現在I/O端；
讓選片信號CS無效，I/O端呈高阻態，本次讀出過程結束。
由於地址緩沖器、解碼器及輸入/輸出電路存在延時，在地址信號加到存儲器上之後，必須等待一段時間tAA，數據才能穩定地傳輸到數據輸出端，這段時間稱為地址存取時間。如果在RAM的地址輸入端已經有穩定地址的條件下，加入選片信號，從選片信號有效到數據穩定輸出，這段時間間隔記為tACS。顯然在進行存儲器讀操作時，只有在地址和選片信號加入，且分別等待tAA和tACS以後，被讀單元的內容才能穩定地出現在數據輸出端，這兩個條件必須同時滿足。圖中tRC為讀周期，他表示該晶元連續進行兩次讀操作必須的時間間隔。
寫操作的定時波形如圖7.1—4所示。寫操作過程如下：
將欲寫入單元的地址加到存儲器的地址輸入端；
在選片信號CS端加上有效電平，使RAM選通；
將待寫入的數據加到數據輸入端；
在 線上加入低電平，進入寫工作狀態；
使選片信號無效，數據輸入線回到高阻狀態。
由於地址改變時，新地址的穩定需要經過一段時間，如果在這段時間內加入寫控制信號（即 變低），就可能將數據錯誤地寫入其他單元。為防止這種情況出現，在寫控制信號有效前，地址必須穩定一段時間tAS，這段時間稱為地址建立時間。同時在寫信號失效後，地址信號至少還要維持一段寫恢復時間tWR。為了保證速度最慢的存儲器晶元的寫入，寫信號有效的時間不得小於寫脈沖寬度tWP。此外，對於寫入的數據，應在寫信號tDW時間內保持穩定，且在寫信號失效後繼續保持tDH時間。在時序圖中還給出了寫周期tWC，它反應了連續進行兩次寫操作所需要的最小時間間隔。對大多數靜態半導體存儲器來說，讀周期和寫周期是相等的，一般為十幾到幾十ns。
ddr一個時鍾周期內穿2次數據
ddr2一個時鍾周期傳4次
所以相同頻率下ddr2的帶寬是ddr的2倍
㈢ 以內存數據的讀出與寫入為例詳細描述數據匯流排.控制匯流排和地址匯流排的協調工作過程
按匯流排的功能(傳遞信息的內容)分類，計算機中有三種類型的匯流排，即傳送數據信息的數據匯流排、傳送地址信息的地址匯流排和傳送各種控制信息的控制匯流排。 1.數據匯流排數據匯流排是CPU與存儲器、CPU與I/O介面設備之間傳送數據信息(各種指令數據信息)的匯流排，這些信號通過數據匯流排往返於CPU與存儲器、CPU與I/O介面設備之間，因此，數據匯流排上的信息是雙向傳輸的。 2.地址匯流排地址匯流排上傳送的是CPU向存儲器、I/O介面設備發出的地址信息，定址能力是CPU特有的功能，地址匯流排上傳送的地址信息僅由CPU發出，因此，地址匯流排上的信息是單向傳輸的。 3.控制匯流排控制匯流排傳送的是各種控制信號，有CPU至存儲器、I/O介面設備的控制信號，有I/O介面送向CPU的應答信號、請求信號，因此，控制匯流排是上的信息是雙向傳輸的。控制信號包括時序信號、狀態信號和命令信號(如讀寫信號、忙信號、中斷信號)等。 是64字1位靜態存儲器C850邏輯框圖，向該存儲器某一單元寫入(或讀出)數據時，一是需向由A0、A1、A2、A3、A4、A5構成的地址匯流排傳送地址信息以確定對哪一存儲器單元寫入(或讀出)；二是需要向CE端傳送片選控制信號使該存儲器晶元處於工作狀態；三是需要在R/W端傳送讀寫控制信號確定進行寫入(或讀出)操作；這樣才能從數據輸入端Din(或數據輸出端Dout)寫入(或讀出)數據。上述操作向地址線、控制線和數據線均傳送了信息。 有些特殊的匯流排雖然也需要傳遞數據信息、地址信息和控制信號，但由於結構簡單，沒有單獨提供數據匯流排、地址匯流排和控制匯流排。如通用串列匯流排USB，包括電源線、接地線在內總共只提供了四條連線，只能以串列輸送方式分時傳送數據信息、地址信息和控制信息。
㈣ 簡述存儲器讀出操作和寫入操作的工作過程（用來提交作業的，想要簡潔點），謝謝了！
進行寫操作時，假定CPU要把數據寄存器（DR）中的內容00100110，即26H寫入寄存器08H單元，即：
①CPU的地址寄存器(AR) 先把地址08H放到數據匯流排上, 經解碼器選中08H 單元；
②CPU把數據寄存器中的內容26H放到數據匯流排上；
③CPU向寄存器發送寫控制信號，在該信號的控制下，將內容08H寫入被定址的08H單元。
讀操作完成後，04H單元中的內容97H仍保持不變這種特點稱為非破壞性讀出。因此他允許多次獨處同一內容。寫入操作將破壞該單元中原來存放的內容，即由新內容26H代替了原內容，原內容被清除。
㈤ 計算機內存讀取寫入原理
當系統需要讀取主存時，則將地址信號放到地址匯流排上傳給主存，主存讀到地址信號後，解析信號並定位到指定存儲單元，然後將此存儲單元數據放到數據匯流排上，供其它部件讀取。
寫主存的過程類似，系統將要寫入單元地址和數據分別放在地址匯流排和數據匯流排上，主存讀取兩個匯流排的內容，做相應的寫操作。
這里可以看出，主存存取的時間僅與存取次數呈線性關系，因為不存在機械操作，兩次存取的數據的「距離」不會對時間有任何影響，例如，先取A0再取A1和先取A0再取D3的時間消耗是一樣的。
(5)存儲器讀操作和寫操作的過程擴展閱讀
對於選擇內存來說，最重要的是穩定性和性能，而內存的做工水平直接會影響到性能、穩定以及超頻。
內存顆粒的好壞直接影響到內存的性能，可以說也是內存最重要的核心元件。所以大家在購買時，盡量選擇大廠生產出來的內存顆粒，一般常見的內存顆粒廠商有三星、現代、鎂光、南亞、茂矽等，它們都是經過完整的生產工序，因此在品質上都更有保障。
而採用這些頂級大廠內存顆粒的內存條品質性能，必然會比其他雜牌內存顆粒的產品要高出許多。
內存PCB電路板的作用是連接內存晶元引腳與主板信號線，因此其做工好壞直接關系著系統穩定性。
主流內存PCB電路板層數一般是6層，這類電路板具有良好的電氣性能，可以有效屏蔽信號干擾。而更優秀的高規格內存往往配備了8層PCB電路板，以起到更好的效能。
㈥ 4. 存儲器的讀寫操作是怎樣的
1.存儲器通過加法處理器對CS:IP進行處理,得到一個物理地址;
2.通過地址匯流排在內存中找到物理地址,在物理地址內存中找到對應的機器碼即匯編指令
3.機器碼通過數據匯流排到達指令緩沖器
4.執行機器碼
至於是讀還是寫就要看匯編指令是怎麼的了
㈦ 鐵電存儲器的讀寫操作
FRAM保存數據不是通過電容上的電荷，而是由存儲單元電容中鐵電晶體的中心原子位置進行記錄。直接對中心原子的位置進行檢測是不能實現的，實際的讀操作過程是：在存儲單元電容上施加一已知電場（即對電容充電），如果原來晶體的中心原子的位置與所施加的電場方向使中心原子要達到的位置相同，則中心原子不會移動；若相反，則中心原子將越過晶體中間層的高能階到達另一位置，則在充電波形上就會出現一個尖峰，即產生原子移動的比沒有產生移動的多了一個尖峰，把這個充電波形同參考位（確定且已知）的充電波形進行比較，便可以判斷檢測的存儲單元中的內容是「1」或「0」。
無論是2T2C還是1T1C的FRAM，對存儲單元進行讀操作時，數據位狀態可能改變而參考位則不會改變（這是因為讀操作施加的電場方向與原參考位中原子的位置相同）。由於讀操作可能導致存儲單元狀態的改變，需要電路自動恢復其內容，所以每個讀操作後面還伴隨一個"預充"（precharge）過程來對數據位恢復，而參考位則不用恢復。晶體原子狀態的切換時間小於1ns，讀操作的時間小於70ns，加上"預充"時間60ns，一個完整的讀操作時間約為130ns。
寫操作和讀操作十分類似，只要施加所要方向的電場改變鐵電晶體的狀態就可以了，而無需進行恢復。但是寫操作仍要保留一個"預充"時間，所以總的時間與讀操作相同。FRAM的寫操作與其它非易失性存儲器的寫操作相比，速度要快得多，而且功耗小。
㈧ 存儲卡的內部結構是什麼，讀寫數據原理是什麼
動態讀寫存貯器（DRAM），以其速度快、集成度高、功耗小、價格低在微型計算機中得到極其廣泛地使用。但動態存儲器同靜態存儲器有不同的工作原理。它是靠內部寄生電容充放電來記憶信息，電容充有電荷為邏輯1，不充電為邏輯0。欲深入了解動態RAM的基本原理請點擊。 動態存儲器有多種系列，如61系列、37系列、41系列、21系列等。圖示為2164晶元的引腳圖。將滑鼠指向相應引腳可看到其對引腳功能。它是一個64K 1bit的DRAM晶元，將8片並接起來，可以構成64KB的動態存儲器。
每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。
當要從DRAM晶元中讀出數據時，CPU 首先將行地址加在A0-A7上，而後送出RAS 鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。
當需要把數據寫入晶元時，行列地址先後將RAS和CAS鎖存在晶元內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。
由於電容不可能長期保持電荷不變，必須定時對動態存儲廳辯鎮電路的各存儲單元執行重讀操作，以保持電荷穩定灶褲，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制 器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。
只讀存貯器（ROM）有多種類型。由於EPROM和EEPROM存貯容量大，可多次擦除後重新對它進行編程而寫入新的內容，使用十分方便。尤其是廠家為用戶提供了單獨地擦除器、編程器或插在各種微型機上的編程卡，大大方便了用戶。因此，這種類型的只讀存貯器得到了極其廣泛的應用。7. RAM的工作時序
為保證存儲器准確無誤地工作，加到存儲器上的地址、數據和控制信號必須遵守幾個時間邊界條件。
圖7.1—3示出了RAM讀出過程的定時關系。讀出操作過程如下：
欲讀出單元的地址加到存儲器的地址輸入端；
加入有效的選片信號CS；
在 線上加高電平，經過一段延時後，所選擇單元的內容出現在I/O端；
讓選片信號CS無效，I/O端呈高阻態，本次讀出過程結束。
由於地址緩沖器、解碼器及輸入/輸出電路存在延時，在地址信號加到存儲器上之後，必須等待一段時間tAA，數據才能穩定地傳輸到數據輸出端，這段時間稱為地址存取時間。如果在RAM的地址輸入端已經有穩定地址的條件下，加入選片信號，從選片信號有效到數據穩定輸出，這段時間間隔記為tACS。顯然在進行存儲器讀操作時，只有在地址和選片信號加入，且分別等待tAA和tACS以後，被讀單元的內容才能穩定地出現在數扮粗據輸出端，這兩個條件必須同時滿足。圖中tRC為讀周期，他表示該晶元連續進行兩次讀操作必須的時間間隔。
寫操作的定時波形如圖7.1—4所示。寫操作過程如下：
將欲寫入單元的地址加到存儲器的地址輸入端；
在選片信號CS端加上有效電平，使RAM選通；
將待寫入的數據加到數據輸入端；
在 線上加入低電平，進入寫工作狀態；
使選片信號無效，數據輸入線回到高阻狀態。
由於地址改變時，新地址的穩定需要經過一段時間，如果在這段時間內加入寫控制信號（即 變低），就可能將數據錯誤地寫入其他單元。為防止這種情況出現，在寫控制信號有效前，地址必須穩定一段時間tAS，這段時間稱為地址建立時間。同時在寫信號失效後，地址信號至少還要維持一段寫恢復時間tWR。為了保證速度最慢的存儲器晶元的寫入，寫信號有效的時間不得小於寫脈沖寬度tWP。此外，對於寫入的數據，應在寫信號tDW時間內保持穩定，且在寫信號失效後繼續保持tDH時間。在時序圖中還給出了寫周期tWC，它反應了連續進行兩次寫操作所需要的最小時間間隔。對大多數靜態半導體存儲器來說，讀周期和寫周期是相等的，一般為十幾到幾十ns。
ddr一個時鍾周期內穿2次數據
ddr2一個時鍾周期傳4次
所以相同頻率下ddr2的帶寬是ddr的2倍
㈨ 計算機如何對存儲器進行讀寫操作
計算機先把存儲器地址寫到地址匯流排上，在把數據放到數據匯流排上，這樣就可以把數據寫到正確的存儲單元。
計算機先把存儲器地址寫到地址匯流排上，存儲器在把數據放到數據匯流排上，這樣計算機就可以從數據匯流排上讀取數據了。
㈩ 存儲器的讀寫過程是什麼樣的
首頁 采購專區 供應專區 技術資料 環保電子 商情資訊 我的B2BIC
5.1 存儲器系統基本知識
作者： 時間： 2008-04-10 來源：
5.1.1存儲器的分類
按照存儲介質不同，可以將存儲器分為半導體存儲器、磁存儲器、激光存儲器。
這里我們只討論構成內存的半導體存儲器。
按照存儲器的存取功能不同，半導體存儲器可分為只讀存儲器（Read Only Memory簡稱ROM）和隨機存儲器（Random Access Memory簡稱RAM）
1.只讀存儲器（ROM）
ROM的特點是把信息寫入存儲器以後，能長期保存，不會因電源斷電而丟失信息。計算機在運行過程中，只能讀出只讀存儲器中的信息，不能再寫入信息。一般地，只讀存儲器用來存放固定的程序和數據，如微機的監控程序、匯編程序、用戶程序、數據表格等。根據編程方式的不同，ROM共分為以下5種：
(1)掩模工藝ROM
這種ROM是晶元製造廠根據ROM要存貯的信息，設計固定的半導體掩模版進行生產的。一旦制出成品之後，其存貯的信息即可讀出使用，但不能改變。這種ROM常用於批量生產，生產成本比較低。微型機中一些固定不變的程序或數據常採用這種ROM存貯。
(2)可一次性編程ROM（PROM）
為了使用戶能夠根據自己的需要來寫ROM，廠家生產了一種PROM。允許用戶對其進行一次編程──寫入數據或程序。一旦編程之後，信息就永久性地固定下來。用戶可以讀出和使用，但再也無法改變其內容。
(3)紫外線擦除可改寫ROM（EPROM）
可改寫ROM晶元的內容也由用戶寫入，但允許反復擦除重新寫入。EPROM是用電信號編程而用紫外線擦除的只讀存儲器晶元。在晶元外殼上方的中央有一個圓形窗口，通過這個窗口照射紫外線就可以擦除原有的信息。由於陽光中有紫外線的成分，所以程序寫好後要用不透明的標簽封窗口，以避免因陽光照射而破壞程序。EPROM的典型晶元是Intel公司的27系列產品，按存儲容量不同有多種型號，例如2716（2KB′8）、2732（4KB′8）、2764（8KB′8）、27128（16KB′8）、27256（32KB′8）等，型號名稱後的數字表示其存儲容量。
(4)電擦除可改寫ROM（EEPROM或E2PROM）
這是一種用電信號編程也用電信號擦除的ROM晶元，它可以通過讀寫操作進行逐個存儲單元讀出和寫入，且讀寫操作與RAM存儲器幾乎沒有什麼差別，所不同的只是寫入速度慢一些。但斷電後卻能保存信息。典型E2PROM晶元有28C16、28C17、2817A等。
(5)快擦寫ROM（flash ROM）
E2PROM雖然具有既可讀又可寫的特點，但寫入的速度較慢，使用起來不太方便。而flash ROM是在EPROM和E2PROM的基礎上發展起來的一種只讀存儲器，讀寫速度都很快，存取時間可達70ns，存儲容量可達16MB~128MB。這種晶元可改寫次數可從1萬次到100萬次。典型flash ROM晶元有28F256、28F516、AT89等。
2.隨機存儲器RAM（也叫讀寫存儲器）
讀寫存儲器RAM按其製造工藝又可以分為雙極型RAM和金屬氧化物RAM。
(1) 雙極型RAM
雙極型RAM的主要特點是存取時間短，通常為幾到幾十納秒（ns）。與下面提到的MOS型RAM相比，其集成度低、功耗大，而且價格也較高。因此，雙極型RAM主要用於要求存取時間短的微型計算機中。
(2) 金屬氧化物（MOS）RAM
用MOS器件構成的RAM又分為靜態讀寫存儲器（SRAM）和動態讀寫存儲器（DRAM）。
j靜態RAM（SRAM）
靜態RAM的基本存儲單元是MOS雙穩態觸發器。一個觸發器可以存儲一個二進制信息。靜態RAM的主要特點是，其存取時間為幾十到幾百納秒（ns），集成度比較高。目前經常使用的靜態存儲器每片的容量為幾KB到幾十KB。SRAM的功耗比雙極型RAM低，價格也比較便宜。
k動態RAM（DRAM）
動態RAM的存取速度與SRAM的存取速度差不多。其最大的特點是集成度特別高。其功耗比SRAM低，價格也比SRAM便宜。DRAM在使用中需特別注意的是，它是靠晶元內部的電容來存貯信息的。由於存貯在電容上的信息總是要泄漏的，所以，每隔2ms到4ms，DRAM要求對其存貯的信息刷新一次。
l集成RAM（i RAM）
集成RAM――Integrated RAM，縮寫為i RAM，這是一種帶刷新邏輯電路的DRAM。由於它自帶刷新邏輯，因而簡化與微處理器的連接電路，使用它和使用SRAM一樣方便。
m非易失性RAM（NVRAM）
非易失性RAM――Non-Volatile RAM，縮寫為NVRAM，其存儲體由SRAM和EEPROM兩部分組合而成。正常讀寫時，SRAM工作；當要保存信息時（如電源掉電），控制電路將SRAM的內容復制到EEPROM中保存。存入EEPROM中的信息又能夠恢復到SRAM中。
NVRAM既能隨機存取，又具有非易失性，適合用於需要掉電保護的場合。
5.1.2存儲器的主要性能指標
1.存貯容量
不同的存儲器晶元，其容量不一樣。通常用某一晶元有多少個存貯單元，每個存貯單元存貯若干位來表示。例如，靜態RAM6264的容量為8KB′8bit，即它有8K個單元（1K＝1024），每個單元存貯8位（一個位元組）數據。
2.存取時間
存取時間即存取晶元中某一個單元的數據所需要的時間。在計算機工作時，CPU在讀寫RAM時，它所提供的讀寫時間必須比RAM晶元所需要的存取時間長。如果不能滿足這一點，微型機則無法正常工作。
3.可靠性
微型計算機要正確地運行，必然要求存儲器系統具有很高的可靠性。內存的任何錯誤就足以使計算機無法工作。而存儲器的可靠性直接與構成它的晶元有關。目前所用的半導體存儲器晶元的平均故障間隔時間（MTBF）大概是（5′106∽1′108）小時左右。
4.功耗
使用功耗低的存儲器晶元構成存儲器系統，不僅可以減少對電源容量的要求，而且還可以提高存貯系統的可靠性。
關於我們 | 網站地圖 | 推薦給朋友 | 友情鏈接 | 服務介紹 | 配套雜志 | IC庫存
E-mail：[email protected]
Copyright (c) 2003-2008 經營許可證號：冀B2 - 20060071 備案序號：冀ICP備字05001825號
Powered by POAKs 5010375