電介質存儲器的存儲原理

㈠ 存儲器的工作原理

這里只介紹動態存儲器(DRAM)的工作原理。
動態存儲器每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。
當要從DRAM晶元中讀出數據時，CPU首先將行地址加在A0-A7上，而後送出RAS鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。
當需要把數據寫入晶元時，行列地址先後將RAS和CAS鎖存在晶元內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。
由於電容不可能長期保持電荷不變，必須定時對動態存儲電路的各存儲單元執行重讀操作，以保持電荷穩定，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。

㈡ 存儲器為什麼能存儲數據

儲器是計算機系統中的記憶設備，用來存放程序和數據。
構成存儲器的存儲介質，目前主要採用半導體器件和磁性材料。存儲器中最小的存儲單位就是一個雙穩態半導體電路或一個CMOS晶體管或磁性材料的存儲元，它可存儲一個二進制代碼。由若干個存儲元組成一個存儲單元，然後再由許多存儲單元組成一個存儲器。

㈢ 存儲器的原理是什麼

存儲器講述工作原理及作用

介紹

存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。

2.按存取方式分類

(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。

(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。

(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。

3.按信息的可保存性分類

非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。

永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。

4.按在計算機系統中的作用分

根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。

能力影響

從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。

通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。

影響有效數據速率的參數

有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。

匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。

顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。

DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。

大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。

存儲器讀事務處理

考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。

在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。

第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。

第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。

然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。

實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。

另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。

匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。

很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。

首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。

假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。

選擇技巧

存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。

選擇存儲器時應遵循的基本原則

1、內部存儲器與外部存儲器

一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。

2、引導存儲器

在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。

可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。

㈣ 存儲器的工作原理 [RAM,ROM,EEPROM存儲器工作原理]

一．基本工作原理 基本工作原理

1、存儲器構造 、 存儲器就是用來存放數據的地方。它是利用電平的高低來存放數據的，也就是說，它存 放的實際上是電平的高、低，而不是我們所習慣認為的 1234 這樣的數字，這樣，我們的一 個謎團就解開了，計算機也沒什麼神秘的嗎。

圖1

圖2 讓我們看圖 1。這是一個存儲器的示意圖：一個存儲器就像一個個的小抽屜，一個小抽 屜里有八個小格子，每個小格子就是用來存放「電荷」的，電荷通過與它相連的電線傳進來 或釋放掉， 至於電荷在小格子里是怎樣存的， 就不用我們操心了， 你可以把電線想像成水管， 小格子里的電荷就像是水，那就好理解了。存儲器中的每個小抽屜就是一個放數據的地方， 我們稱之為一個「單元」 。 有了這么一個構造，我們就可以開始存放數據了，想要放進一個數據 12，也就是

00001100， 我們只要把第二號和第三號小格子里存滿電荷， 而其它小格子里的電荷給放掉就 行了（看圖 2） 。可是問題出來了，看圖 1，一個存儲器有好多單元，線是並聯的，在放入電 荷的時候， 會將電荷放入所有的單元中， 而釋放電荷的時候， 會把每個單元中的電荷都放掉， 這樣的話， 不管存儲器有多少個單元， 都只能放同一個數， 這當然不是我們所希望的， 因此， 要在結構上稍作變化，看圖 1，在每個單元上有個控制線，我想要把數據放進哪個單元，就 給一個信號這個單元的控制線，這個控制線就把開關打開，這樣電荷就可以自由流動了，而 其它單元控制線上沒有信號，所以開關不打開，不會受到影響，這樣，只要控制不同單元的 控制線，就可以向各單元寫入不同的數據了，同樣，如果要某個單元中取數據，也只要打開 相應的控制開關就行了。 2、存儲器解碼 、 那麼， 我們怎樣來控制各個單元的控制線呢？這個還不簡單， 把每個單元的控制線都引 到集成電路的外面不就行了嗎？事情可沒那麼簡單，一片 27512 存儲器中有 65536 個單元， 把每根線都引出來， 這個集成電路就得有 6 萬多個腳？不行， 怎麼辦？要想法減少線的數量。 我們有一種方法稱這為解碼，簡單介紹一下：一根線可以代表 2 種狀態，2 根線可以代表 4 種狀態，3 根線可以代表幾種，256 種狀態又需要幾根線代表？8 種，8 根線，所以 65536 種狀態我們只需要 16 根線就可以代表了。 3、存儲器的選片及匯流排的概念 、 至此，解碼的問題解決了，讓我們再來關注另外一個問題。送入每個單元的八根線是用 從什麼地方來的呢？它就是從計算機上接過來的， 一般地， 這八根線除了接一個存儲器之外， 還要接其它的器件

。這樣問題就出來了，這八根線既然不是存儲器和計算機之間專用的，如 果總是將某個單元接在這八根線上，就不好了，比如這個存儲器單元中的數值是 0FFH 另一 個存儲器的單元是 00H，那麼這根線到底是處於高電平，基閉還是低電平？豈非要打架看誰歷害 了？所以我們要讓它們分離。辦法當然很簡單，當外面的線接到集成電路的引腳進來後，不 直接接到各單元去，中間再加一組開關就行了。平時我們讓開關打開著，如果確實是要向這 個存儲器中寫入數據，或要從存儲器中慧鋒念讀出數據，再讓開關接通就行了。這組開關由三根引 線選擇：讀控制端、寫控制端和片選端。要將數據寫入片中，先選中該片， 然後發出寫信號， 開關就合上了，並將傳過來的數據（電荷）寫入片中。如果要讀，先選中該片，然後發出讀 信號，開關合上，數據就被送出去了。讀前困和寫信號同時還接入到另一個存儲器，但是由於片 選端不同， 所以雖有讀或寫信號，但沒有片選信號， 所以另一個存儲器不會「誤會」 而開門， 造成沖突。 那麼會不同時選中兩片晶元呢？只要是設計好的系統就不會， 因為它是由計算控

制的，而不是我們人來控制的，如果真的出現同時出現選中兩片的情況，那就是電路出了故 障了，這不在我們的討論之列。 從上面的介紹中我們已經看到，用來傳遞數據的八根線並不是專用的，而是很多器件 大家共用的，所以我們稱之為數據匯流排，匯流排英文名為 BUS，總即公交車道，誰者可以走。 而十六根地址線也是連在一起的，稱之為地址匯流排。

二．存儲器的種類及原理： 存儲器的種類及原理： 及原理 1.RAM / ROM 存儲器 1.

ROM 和 RAM 指的都是半導體存儲器，ROM 是 Read Only Memory 的縮寫，RAM 是 Random Access Memory 的縮寫。ROM 在系統停止供電的時候仍然可以保持數據，而 RAM 通常都是在 掉電之後就丟失數據，典型的 RAM 就是計算機的內存。

2. RAM

隨機存取存儲器（RAM）是計算機存儲器中最為人熟知的一種。之所以 RAM 被稱為「隨機 存儲」，是因為您可以直接訪問任一個存儲單元，只要您知道該單元所在記憶行和記憶列的 地址即可。 RAM 有兩大類： 1) 靜態 RAM（Static RAM / SRAM），SRAM 速度非常快，是目前讀寫最快的存儲設 備了，但是它也非常昂貴，所以只在要求很苛刻的地方使用，譬如 CPU 的一級緩沖，二級 緩沖。 2) 動態 RAM （Dynamic RAM / DRAM） DRAM 保留數據的時間很短， ， 速度也比 SRAM 慢，不過它還是比任何的 ROM 都要快，但從價格上來說 DRAM 相比 SRAM 要便宜很多， 計算機內存就是 DRAM 的。 類似於微處理器， 存儲器晶元也是一種由數以百萬計的晶體管和電容器

構成的集成電路 （IC）。計算機存儲器中最為常見的一種是動態隨機存取存儲器（DRAM），在 DRAM 中晶體 管和電容器合在一起就構成一個存儲單元，代表一個數據位元。電容器保存信息位——0 或 1（有關位的信息，請參見位和位元組）。晶體管起到了開關的作用，它能讓內存晶元上的控 制線路讀取電容上的數據，或改變其狀態。 電容器就像一個能夠儲存電子的小桶。要在存儲單元中寫入 1，小桶內就充滿電子。要 寫入 0，小桶就被清空。電容器桶的問題在於它會泄漏。只需大約幾毫秒的時間，一個充滿 電子的小桶就會漏得一干二凈。因此，為了確保動態存儲器能正常工作，必須由 CPU 或是由 內存控制器對所有電容不斷地進行充電，使它們在電子流失殆盡之前能保持 1 值。為此，內

存控制器會先行讀取存儲器中的數據， 然後再把數據寫回去。 這種刷新操作每秒鍾要自動進 行數千次如（圖 3 所示）

圖 3 動態 RAM 存儲單元中的電容器就像是一個漏水的小桶。

它需要定時刷新，否則電子泄漏會使它變為 0 值。

動態 RAM 正是得名於這種刷新操作。 動態 RAM 需要不間斷地進行刷新， 否則就會丟失它 所保存的數據。這一刷新動作的缺點就是費時，並且會降低內存速度。

存儲單元由硅晶片蝕刻而成，位於由記憶列（位線） 和記憶行（字線） 組成的陣列之中。 位線和字線相交，就形成了存儲單元的地址。

圖 4 將位元排列在二維柵格中，就構成了內存。 在上圖中，紅色的存儲單元代表 1 值，而白色的存儲單元代表 0 值。 在演示動畫片中，先選出一個記憶列，然後對記憶行進行充電以將數據寫入指定的記憶列中。

DRAM 工作時會向選定的記憶列（CAS）發送電荷，以激活該記憶列上每個位元處的晶體 管。寫入數據時，記憶行線路會使電容保持應有狀態。讀取數據時，由靈敏放大器測定電容 器中的電量水平。如果電量水平大於 50%，就讀取 1 值；否則讀取 0 值。計數器會跟蹤刷新 序列，即記錄下哪些行被訪問過，以及訪問的次序。完成全部工作所需的時間極短，需要以 納秒（十億分之一秒）計算。存儲器晶元被列為 70 納秒級的意思是，該晶元讀取單個存儲 單元並完成再充電總共需要 70 納秒。 如果沒有讀寫信息的策略作為支持， 存儲單元本身是毫無價值的。 所以存儲單元擁有一 整套由其他類型的專用電路構成的底層設施。這些電路具有下列功能： 判別記憶行和記憶列的地址（行選址和列選址） 記錄刷新序列（計數器） 從存儲單元中讀取、恢復數據（靈敏放大器） 告知存儲單元是否接受電荷（防寫） 內存控制器要執行其他一些任務， 包

括識別存儲器的類型、 速度和容量， 以及檢錯等等。

靜態 RAM 使用了截然不同的技術。 靜態 RAM 使用某種觸發器來儲存每一位內存信息 （有 關觸發器的詳細信息，請查見布爾邏輯的應用） 。存儲單元使用的觸發器是由引線將 4-6 個 晶體管連接而成， 但無須刷新。 這使得靜態 RAM 要比動態 RAM 快得多。 但由於構造比較復雜， 靜態 RAM 單元要比動態 RAM 占據更多的晶元空間。 所以單個靜態 RAM 晶元的存儲量會小一些， 這也使得靜態 RAM 的價格要貴得多。靜態 RAM 速度快但價格貴，動態 RAM 要便宜一些，但速 度更慢。因此，靜態 RAM 常用來組成 CPU 中的高速緩存，而動態 RAM 能組成容量更大的系統 內存空間。

3. ROM

ROM 也分為很多種： 1) 掩膜式 ROM 晶元生產廠家在製造晶元過程中把程序一並做在晶元內部,這就是二次光刻版圖形(掩 膜)。存儲陣列中的基本存儲單元僅由一隻 MOS 管構成，或預設，凡有 MOS 管處表示存儲 0， 反之為 1. 工廠在生產時,根據客戶提供的內容,決定是否布下只 MOS 管. 用戶在生產好後,

是不能改寫的( 難道撬開晶元,加個 MOS 管上去?) 由於集成電路生產的特點， 要求一個批次的掩膜 ROM 必須達到一定的數量 （若十個晶圓） 才能生產，否則將極不經濟。掩膜 ROM 既可用雙極性工藝實現，也可以用 CMOS 工藝實現。 掩膜 ROM 的電路簡單，集成度高，大批量生產時價格便宜。 2) 一次性可編程 ROM（PROM= ROM（PROM=Programmable ROM） ） 允許一次編程 存儲陣列除了三極體之外，還有熔點較低的連線（熔斷絲）串接在每隻存儲三極體的某 一電極上，例如發射極. 編程之前，存儲信息全為 0，或全為 1，編程寫入時，外加比工作 電壓高的編程電壓，根據需要使某些存儲三極體通電，由於此時電流比正常工作電流大，於 是熔斷絲熔斷開路，一旦開路之後就無法恢復連通狀態，所以只能編程一次。如果把開路的 三極體存儲的信息當作 0，反之，存儲的信息就為 1 3) 紫外線擦除可編程 ROM（EPROM= 紫外線擦除可編程 ROM（EPROM=Erasable PROM） ） 用紫外線擦除後編程,並可多次擦除多次編程 FAMOS 管與 MOS 管結構相似，它是在 N 型半導體基片上生長出兩個高濃度的 P 型區，通 過歐姆接觸分別引出漏極 D 和源極 S，在漏源之間的 SiO2 絕緣層中，包圍了一多晶硅材料， 與四周無直接電氣連接，稱之為浮置柵極，在對其編程時，在漏源之間加上編程電壓（高於 工作電壓）時，會產生雪崩擊穿現象，獲得能量的電子會穿過 SiO2 注入到多晶硅中，編程 結束後， 在漏源之間相對感應出的正電荷導電溝道將會保持下來， 如果將漏源之間感應出正 電荷導電溝道的 MOS 管表示存

入 0，反之，浮置柵不帶負電，即漏源之間無正電荷導電溝道 的 MOS 管表示存入 1 狀態 在 EPROM 晶元的上方， 有一圓形石英窗， 從而允許紫外線穿過透明的圓形石英窗而照射 到半導體晶元上，將它放在紫外線光源下一般照射 10 分鍾左右，EPROM 中的內容就被抹掉， 即所有浮置柵 MOS 管的漏源處於斷開狀態，然後，才能對它進行編程輸入 出廠未編程前，每個基本存儲單元都是信息 1, 編程就是將某些單元寫入信息 0 EPROM 是採用浮柵技術生產的可編程存儲器，它的存儲單元多採用 N 溝道疊柵 MOS 管 （SIMOS） ，其結構及符號如圖 12.2.1(a)所示。除控制柵外，還有一個無外引線的柵極，稱 為浮柵。當浮柵上無電荷時，給控制柵（接在行選擇線上）加上控制電壓，MOS 管導通； 而當浮柵上帶有負電荷時，則襯底表面感應的是正電荷，使得 MOS 管的開啟電壓變高，如 圖 12.1.3(b)所示，如果給控制柵加上同樣的控制電壓，MOS 管仍處於截止狀態。由此可見， SIMOS 管可以利用浮柵是否積累有負電荷來存儲二值數據。

（a） 疊柵 MOS 管的結構及符號圖

（b） 疊柵 MOS 管浮柵上積累電子與開啟電壓的關系

圖 6 疊柵 MOS 管

在寫入數據前，浮柵是不帶電的，要使浮柵帶負電荷，必須在 SIMOS 管的漏、柵極 加上足夠高的電壓（如 25V） ，使漏極及襯底之間的 PN 結反向擊穿，產生大量的高能電子。 這些電子穿過很薄的氧化絕緣層堆積在浮柵上， 從而使浮柵帶有負電荷。 當移去外加電壓後, 浮柵上的電子沒有放電迴路，能夠長期保存。當用紫外線或 X 射線照射時，浮柵上的電子形 成光電流而泄放， 從而恢復寫入前的狀態。 照射一般需要 15 至 20 分鍾。 為了便於照射擦除， 晶元的封裝外殼裝有透明的石英蓋板。EPROM 的擦除為一次全部擦除，數據寫入需要通用或 專用的編程器。 ROM（ EPROM） 4) 電擦除可編程 ROM（EEPROM = Electrically EPROM） 加電擦除,也可以多次擦除, 可以按位元組編程。 在 EPROM 基本存儲單元電路的浮置柵 MOS 管 T1 上面再生成一個浮置柵 MOS 管 T2， T2 將 浮置柵引出一個電極，使該電極接某一電壓 VG2，若 VG2 為正電壓，T1 浮置柵極與漏極之間 產生一個隧道效應，使電子注入 T1 浮置柵極，於是 T1 的漏源接通，便實現了對該位的寫入 編程。 用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字

節擦寫、 塊擦寫和整片擦寫方法， 按位元組為單位進行擦除和寫入， 擦除和寫入是同一種操作， 即都是寫入，只不過擦除是固定寫「1」而已，在擦除時，輸入的數據是 TTL 高電平。 EEPROM 在進行位元組改寫之前自動對所要寫入的位元組單元進行

擦除， 只需要像寫普通 CPU RAM 一樣寫其中某一位元組， 但一定要等到 5ms 之後， CPU 才能接著對 EEPROM 進行下一次寫入 操作，因而，以位元組為單元寫入是常用的一種簡便方式。 寫入操作時，首先把待寫入數據寫入到頁緩沖器中，然後，在內部定時電路的控制下把 頁緩沖器中的所有數據寫入到 EEPROM 中所指定的存儲單元，顯然，相對位元組寫入方式，第 二種方式的效率高，寫入速度快。 EEPROM 也是採用浮柵技術生產的可編程存儲器，構成存儲單元的 MOS 管的結構如圖 12.2.2 所示。它與疊柵 MOS 管的不同之處在於浮柵延長區與漏區之間的交疊處有一個厚度 約為 80 埃的薄絕緣層，當漏極接地，控制柵加上足夠高的電壓時，交疊區將產生一個很強 的電場， 在強電場的作用下， 電子通過絕緣層到達浮柵， 使浮柵帶負電荷。 這一現象稱為「隧 道效應」，因此，該 MOS 管也稱為隧道 MOS 管。相反，當控制柵接地漏極加一正電壓，則產 生與上述相反的過程，即浮柵放電。與 SIMOS 管相比，隧道 MOS 管也是利用浮柵是否積累 有負電荷來存儲二值數據的， 不同的是隧道 MOS 管是利用電擦除的， 並且擦除的速度要快得 多。 EEPROM 電擦除的過程就是改寫過程，它是以字為單位進行的。EEPROM 具有 ROM 的非易 失性， 又具備類似 RAM 的功能， 可以隨時改寫 （可重復擦寫 1 萬次以上） 目前， 。 大多數 EEPROM 晶元內部都備有升壓電路。因此，只需提供單電源供電，便可進行讀、擦除/寫操作，為數 字系統的設計和在線調試提供了極大的方便。

圖 7 隧道 MOS 管剖面結構示意圖

圖 8 快閃記憶體存儲單元 MOS 管剖面結構示意圖

5) Flash 快閃記憶體 快速擦寫,但只能按塊編程 快閃記憶體存儲單元的 MOS 管結構與 SIMOS 管類似， 如圖 12.2.3 所示。 但有兩點不同， 一是快閃記憶體存儲單元 MOS 管的源極 N+區大於漏極 N+區， SIMOS 管的源極 N+區和漏極 而 N＋區是對稱的；二是浮柵到 P 型襯底間的氧化絕緣層比 SIMOS 管的更薄。這樣，可以通過 在源極上加一正電壓，使浮柵放電，從而擦除寫入的數據。由於快閃記憶體中存儲單元 MOS 管的源極是連接在一起的，所以不能象 E2PROM 那樣按字擦除，而是類似 EPROM 那樣整片擦 除或分塊擦除。整片擦除只需要幾秒鍾，不像 EPROM 那樣需要照射 15 到 20 分鍾。快快閃記憶體儲 器中數據的擦除和寫入是分開進行的， 數據寫入方式與 EPROM 相同， 需輸入一個較高的電壓， 因此要為晶元提供兩組電源。一個字的寫入時間約為 200 微秒，一般可以擦除/寫入 100 次 以上。 新型的 FLASH，例如 320C3B 等，在常規存儲區域後面還有 128Bit 的特殊加密，其中前 64Bit（8 位元組）是唯一

器件碼（64BitUniqueDeviceIdentifier）,每一片 Flash 在出廠時 已經帶有，並且同一種 Flash 型號不會有相同的編碼，哪怕這個字型檔是全新空白的字型檔。後 來 64Bit 為用戶可編程 OTP 單元 （64BitUserProgrammableOTPCells） ,可以由用戶自用設定， 單只能寫入，不能擦除。

㈤ 存儲電路是如何工作的

存儲器分為RAM(數據存儲器)和ROM（程序存儲器），他們工作原理都是一樣的，即實現對電平0和1的存儲。

存儲電路的工作原理見下圖，你可以把它看懂用自己的語言描述出來，這樣你的報告就可以寫出來了，然後大規模的存儲電路集成起來可以構成存儲器。

如果是應付寫報告，我給你概括下吧，存儲電路的工作原理是：存儲電路是把送來的地址信號通過地址解碼電路，在存儲矩陣中選中相應的存儲單元，將該單元存儲的數據送到輸出埠，為了實現存儲器的擴展往往在存儲器上加使能信號EN.大規模的存儲電路集成封裝起來就組成存儲器。

㈥ 各種存儲器的工作原理是什麼

1．按用途分類 ⑴內部存儲器 內部存儲器又叫內存，是主存儲器。用來存儲當前正在使用的或經常使用的程序和數據。CPU可以對他直接訪問，存取速度較快。 ⑵外部存儲器 外部存儲器又叫外存，是輔助寄存器。外存的特點是容量大，所存的信息既可以修改也可以保存。存取速度較慢，要用專用的設備來管理。 計算機工作時，一般由內存ROM中的引導程序啟動程序，再從外存中讀取系統程序和應用程序，送到內存的RAM中，程序運行的中間結果放在RAM中,（內存不夠是也可以放在外存中）程序的最終結果存入外部存儲器。
2.按存儲器的性質分類 ⑴RAM隨機存取存儲器（Random Access Memory） CPU根據RAM的地址將數據隨機的寫入或讀出。電源切斷後，所存數據全部丟失。按照集成電路內部結構不同，RAM又分為兩類： ①SRAM靜態RAM（Static RAM） 靜態RAM速度非常快，只要電源存在內容就不會消失。但他的基本存儲電路是由6個MOS管組成1位。集成度較低，功耗也較大。一般高速緩沖存儲器（Cache memory）用它組成。 ②DRAM動態RAM（Dynamic RAM） DRAM內容在 或 秒之後自動消失，因此必須周期性的在內容消失之前進行刷新（Refresh）。由於他的基本存儲電路由一個晶體管及一個電容組成，因此他的集成成本較低，另外耗電也少，但是需要刷新電路。⑵ROM只讀存儲器（Read Only Memory） ROM存儲器將程序及數據固化在晶元中，數據只能讀出不能寫入。電源關掉，數據也不會丟失。ROM按集成電路的內部結構可以分為：①PROM可編程ROM（Programable ROM ）將設計的程序固化進去，ROM內容不可更改。②EPROM可擦除、可編程（Erasable PROM）可編程固化程序，且在程序固化後可通過紫外線光照擦除，以便重新固化新數據。③EEPROM電可擦除可編程（Electrically Erasable PROM） 可編程固化程序，並可利用電壓來擦除晶元內容，以便重新固化新數據。 3、按存儲介質分
(1)半導體存儲器。 存儲元件由半導體器件組成的叫半導體存儲器。其優點是體積小、功耗低、存取時間短。其缺點是當電源消失時，所存信息也隨即丟失，是一種易失性存儲器。
半導體存儲器又可按其材料的不同， 分為雙極型（TTL）半導體存儲器和MOS半導體存儲器兩種。 前者具有高速的特點，而後者具有高集成度的特點，並且製造簡單、成本低廉， 功耗小、故MOS半導體存儲器被廣泛應用。 (2)磁表面存儲器。 磁表面存儲器是在金屬或塑料基體的表面上塗一層磁性材料作為記錄介質，工作時磁層隨載磁體高速運轉，用磁頭在磁層上進行讀寫操作，故稱為磁表面存儲器。
按載磁體形狀的不同，可分為磁碟、磁帶和磁鼓。現代計算機已很少採用磁鼓。由於用具有矩形磁滯回線特性的材料作磁表面物質，它們按其剩磁狀態的不同而區分「0」或「1」，而且剩磁狀態不會輕易丟失，故這類存儲器具有非易失性的特點。
(3)光碟存儲器。 光碟存儲器是應用激光在記錄介質(磁光材料)上進行讀寫的存儲器，具有非易失性的特點。光碟記錄密度高、耐用性好、可靠性高和可互換性強等。 4、按存取方式分類
按存取方式可把存儲器分為隨機存儲器、只讀存儲器、順序存儲器和直接存取存儲器四類。
(1)隨機存儲器RAM RAM是一種可讀寫存儲器， 其特點是存儲器的任何一個存儲單元的內容都可以隨機存取，而且存取時間與存儲單元的物理位置無關。計算機系統中的主存都採用這種隨機存儲器。由於存儲信息原理的不同， RAM又分為靜態RAM (以觸發器原理寄存信息)和動態RAM(以電容充放電原理寄存信息)。
(2)只讀存儲器 只讀存儲器是能對其存儲的內容讀出，而不能對其重新寫入的存儲器。這種存儲器一旦存入了原始信息後，在程序執行過程中，只能將內部信息讀出，而不能隨意重新寫入新的信息去改變原始信息。因此，通常用它存放固定不變的程序、常數以及漢字字型檔，甚至用於操作系統的固化。它與隨機存儲器可共同作為主存的一部分，統一構成主存的地址域。
只讀存儲器分為掩膜型只讀存儲器MROM（Masked ROM）、可編程只讀存儲器PROM(Programmable ROM)、可擦除可編程只讀存儲器EPROM(Erasable Programmable ROM)、用電可擦除可編程的只讀存儲器EEPROM(Electrically Erasable Programmable ROM)。以及近年來出現了的快擦型存儲器Flash Memory，它具有EEPROM的特點，而速度比EEPROM快得多。
(3)串列訪問存儲器 如果對存儲單元進行讀寫操作時，需按其物理位置的先後順序尋找地址，則這種存儲器叫做串列訪問存儲器。顯然這種存儲器由於信息所在位置不同，使得讀寫時間均不相同。如磁帶存儲器，不論信息處在哪個位置，讀寫時必須從其介質的始端開始按順序尋找，故這類串列訪問的存儲器又叫順序存取存儲器。還有一種屬於部分串列訪問的存儲器，如磁碟。在對磁碟讀寫時，首先直接指出該存儲器中的某個小區域(磁軌)，然後再順序尋訪，直至找到位置。故其前段是直接訪問，後段是串列訪問，也稱其為半順序存取存儲器。

㈦ 鐵電存儲器的原理

FRAM利用鐵電晶體的鐵電效應實現數據存儲，鐵電晶體的結構如圖1所示。鐵電效應是指在鐵電晶體上施加一定的電場時，晶體中心原子在電場的作用下運動，並達到一種穩定狀態；當電場從晶體移走後，中心原子會保持在原來的位置。這是由於晶體的中間層是一個高能階，中心原子在沒有獲得外部能量時不能越過高能階到達另一穩定位置，因此FRAM保持數據不需要電壓，也不需要像DRAM一樣周期性刷新。由於鐵電效應是鐵電晶體所固有的一種偏振極化特性，與電磁作用無關，所以FRAM存儲器的內容不會受到外界條件諸如磁場因素的影響，能夠同普通ROM存儲器一樣使用，具有非易失性的存儲特性。
FRAM的特點是速度快，能夠像RAM一樣操作，讀寫功耗極低，不存在如E2PROM的最大寫入次數的問題。但受鐵電晶體特性制約，FRAM仍有最大訪問（讀）次數的限制。

㈧ 存儲器的工作原理是什麼

動態讀寫存貯器（DRAM），以其速度快、集成度高、功耗小、價格低在微型計算機中得到極其廣泛地使用。但動態存儲器同靜態存儲器有不同的工作原理。它是靠內部寄生電容充放電來記憶信息，電容充有電荷為邏輯1，不充電為邏輯0。欲深入了解動態RAM的基本原理請點擊。 動態存儲器有多種系列，如61系列、37系列、41系列、21系列等。圖示為2164晶元的引腳圖。將滑鼠指向相應引腳可看到其對引腳功能。它是一個64K 1bit的DRAM晶元，將8片並接起來，可以構成64KB的動態存儲器。
每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。
當要從DRAM晶元中讀出數據時，CPU 首先將行地址加在A0-A7上，而後送出RAS 鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。
當需要把數據寫入晶元時，行列地址先後將RAS和CAS鎖存在晶元內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。
由於電容不可能長期保持電荷不變，必須定時對動態存儲電路的各存儲單元執行重讀操作，以保持電荷穩定，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制 器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。
只讀存貯器（ROM）有多種類型。由於EPROM和EEPROM存貯容量大，可多次擦除後重新對它進行編程而寫入新的內容，使用十分方便。尤其是廠家為用戶提供了單獨地擦除器、編程器或插在各種微型機上的編程卡，大大方便了用戶。因此，這種類型的只讀存貯器得到了極其廣泛的應用。7. RAM的工作時序
為保證存儲器准確無誤地工作，加到存儲器上的地址、數據和控制信號必須遵守幾個時間邊界條件。
圖7.1—3示出了RAM讀出過程的定時關系。讀出操作過程如下：
欲讀出單元的地址加到存儲器的地址輸入端；
加入有效的選片信號CS；
在 線上加高電平，經過一段延時後，所選擇單元的內容出現在I/O端；
讓選片信號CS無效，I/O端呈高阻態，本次讀出過程結束。
由於地址緩沖器、解碼器及輸入/輸出電路存在延時，在地址信號加到存儲器上之後，必須等待一段時間tAA，數據才能穩定地傳輸到數據輸出端，這段時間稱為地址存取時間。如果在RAM的地址輸入端已經有穩定地址的條件下，加入選片信號，從選片信號有效到數據穩定輸出，這段時間間隔記為tACS。顯然在進行存儲器讀操作時，只有在地址和選片信號加入，且分別等待tAA和tACS以後，被讀單元的內容才能穩定地出現在數據輸出端，這兩個條件必須同時滿足。圖中tRC為讀周期，他表示該晶元連續進行兩次讀操作必須的時間間隔。
寫操作的定時波形如圖7.1—4所示。寫操作過程如下：
將欲寫入單元的地址加到存儲器的地址輸入端；
在選片信號CS端加上有效電平，使RAM選通；
將待寫入的數據加到數據輸入端；
在 線上加入低電平，進入寫工作狀態；
使選片信號無效，數據輸入線回到高阻狀態。
由於地址改變時，新地址的穩定需要經過一段時間，如果在這段時間內加入寫控制信號（即 變低），就可能將數據錯誤地寫入其他單元。為防止這種情況出現，在寫控制信號有效前，地址必須穩定一段時間tAS，這段時間稱為地址建立時間。同時在寫信號失效後，地址信號至少還要維持一段寫恢復時間tWR。為了保證速度最慢的存儲器晶元的寫入，寫信號有效的時間不得小於寫脈沖寬度tWP。此外，對於寫入的數據，應在寫信號tDW時間內保持穩定，且在寫信號失效後繼續保持tDH時間。在時序圖中還給出了寫周期tWC，它反應了連續進行兩次寫操作所需要的最小時間間隔。對大多數靜態半導體存儲器來說，讀周期和寫周期是相等的，一般為十幾到幾十ns。
ddr一個時鍾周期內穿2次數據
ddr2一個時鍾周期傳4次
所以相同頻率下ddr2的帶寬是ddr的2倍