Ⅰ sda是第一塊兒SCSI硬碟的意思，那eda是第一塊兒什麼硬碟， 或者是什麼意思在ubuntu中碰到的問題。
看後面的顯示應該是鍵盤或滑鼠
Ⅱ protel, EDA等電子專業相關的軟體是比較費內存呢，還是費硬碟呢 。。如果是費內存的話，內存至少多少
現敗手在你在市場上買的電腦，多餘3000的察基嫌，鋒拆protel都沒有跑步好的，內存大一點，CPU一般般都可以就好了
Ⅲ EDA 與FPGA 有什麼區別
FPGA是現場可編程邏輯門陣列的簡稱，是電子設計的一個里程碑。CPLD是復雜可變成邏輯器件的簡稱。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由於CPLD和FPGA結構上的差異,具有各自的特點:
1）、CPLD更適合完成各種演算法和組合邏輯,FP GA更適合於完成時序邏輯。換句話說,FPGA更適合於觸發器豐富碰檔的結構,而CPLD更適合於觸發器有限而乘積項豐富的結構。
2）、CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。
3）、基扒在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程,FPGA主要通過改變內部連線的布線來編程;FP GA可在邏輯門下編程,而CPLD是在邏輯塊下編程。
4）、FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現。
5）、CPLD比FPGA使用起來更方便。CPLD的編程採用E2PROM或FASTFLASH技術,無需外部存儲器晶元,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。
6）、CPLD的速度比FPGA快,並且具有較大的時間可預測性。這是由於FPGA是門級編程,並且CLB之間採用分布式互聯,而CPLD是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。
7）、在編程方式上,CPLD主要是基於EEPROM或FLASH存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統編程兩類。FPGA大部分是基於SRAM編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入SRAM中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。
8）、CPLD保密性好,FPGA保密性差。搏吵昌
9）、一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。
Ⅳ 小白求問：嘉立創EDA是否可以離線使用
嘉立創EDA專業版的「全離線版」允許用戶自由切換模式。
全離線（在斷網環境下使用），
半離線（工程保存在本地，庫用嘉立創的在線庫），
全在線（伏蘆方便協並逗作開發缺蔽帶，隨時隨地辦公），再不明白自己去網路下。
Ⅳ 用於項目開發的可編程晶元。
第1章 概 述
21世紀人類將全面進入信息化社會，對微電子信息技術和微電子VLSI基礎技術將不斷提出更高的發展要求，微電子技術仍將繼續是21世紀若干年代中最為重要的和最有活力的高科技領域之一。而集成電路(IC)技術在微電子領域佔有重要的地位。伴隨著IC技術的發展，電子設計自動化(Electronic Design Automation EDA)己經逐漸成為重要設計手段，其廣泛應用於模擬與數字電路系統等許多領域。
VHDL是廣泛使用的設計輸人硬體語言，可用於數字電路與系統的描述、模擬和自動設計.CPLD/FPGA（復雜可編程邏輯器件/現場可編程門陣列）為數字系統的設計帶靈活性，兼有串!並行工作方式和高集成度!高速!高可靠性等明顯的特點，CPLD/FPGA的時鍾延遲可達納秒級，結合其並行工作方式，在超高速領域和實時測控方面有非常廣泛的應用。
本次設計的目的是使用可編程邏輯器件設計一個專用的A/D轉換器的控制器，取代常用的微控制器，用於數據採集。本文講述對A/D進行數據采樣控制。設計野禪戚要求用一片CPLD/FPGA，模數轉換控制器ADC和LED顯示器構成一個數據採集系統，用CPLD/FPGA實現數據採集中對A/D 轉換，數據運算，及有關數據的顯示控制。課題除了學習相應的硬體知識外，還要學習如何使用VHDL語言設計可編程邏輯器件。
未來的EDA技術向廣度和深度兩個方向發展.
(1)在廣度上，EDA技術會日益普及.在過去，由於EDA軟體價格昂貴，對硬體環境要求高，其運行環境是工作站和UNIX操作系統.最近幾年，EDA軟體平台化進展迅速，這些PC平台上的EDA軟體具有整套的邏輯設計、模擬和綜合工具.隨著PC機性能的提高，PC平台上的軟體功能將會更加完善.
(2)在深度上，EDA技術發展的下一步是ESDA伍electronic System Design Automation電子系統設計自動化)和CE (Concurrent Engineering並行設計工程).目前的各種EDA工具，如系統模擬，PCB布線、邏輯綜合、DSP設計工具是彼此獨立的.隨著技術的發展，要求所有的系統工具在統一的資料庫及管理框架下工作，由此提出了ESDA和CE概念。
第2章 EDA的發展歷程及其應用
2.1電子設計自動化(EDA)發展概述
2.1.1什麼是電子設計自動化(EDA )
在電子設計技術領域，可編程邏輯器件(如PLD, GAL)的應用，已有了很好的普及。這些器件為數字系統的設計帶來極大的靈活性。由於這類器件可頌陵以通過軟體編程而對其硬體的結構和工作方式進行重構，使得硬體的設計可以如同軟體設計那樣方便快捷。這一切極大地改變了傳統的數字系統設計方法、設計過程、乃至設計觀念。
電子設計自動化(EDA)是一種實現電子系統或電子產品自動化設計的技術，它與電子技術、微電子技術的發展密切相關，吸襲賀收了計算機科學領域的大多數最新研究成果，以高性能的計算機作為工作平台，是20世紀90年代初從CAD(計算機輔助設計)、CAM(計算機輔助製造)、CAT(計算機輔助測試)和CAE(計算機輔助工程)的概念發展而來的。EDA技術就是以計算機為工具，在EDA軟體平台上，根據硬體描述語言HDL完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優化、布局線、模擬，直至對於特定目標晶元的適配編譯、邏輯映射和編程下載等工作。設計者的工作僅限於利用軟體的方式來完成對系統硬體功能的描述，在EDA工具的幫助下和應用相應的FPGA/CPLD器件，就可以得到最後的設計結果。盡管目標系統是硬體，但整個設計和修改過程如同完成軟體設計一樣方便和高效。當然，這里的所謂EDA主要是指數字系統的自動化設計，因為這一領域的軟硬體方面的技術已比較成熟，應用的普及程度也已比較大。而模擬電子系統的EDA正在進入實用，其初期的EDA工具不一定需要硬體描述語言。此外，從應用的廣度和深度來說，由於電子信息領域的全面數字化，基於EDA的數字系統的設計技術具有更大的應用市場和更緊迫的需求性。
2.1.2 EDA的發展歷史
EDA技術的發展始於70年代，至今經歷了三個階段。電子線路的CAD(計算機輔助設計)是EDA發展的初級階段，是高級EDA系統的重要組成部分。它利用計算機的圖形編輯、分析和存儲等能力，協助工程師設計電子系統的電路圖、印製電路板和集成電路板圖;採用二維圖形編輯與分析，主要解決電子線路設計後期的大量重復性工作，可以減少設計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設計過程。這類專用軟體大多以微機為工作平台，易於學用，設計中小規模電子系統可靠有效，現仍有很多這類專用軟體被廣泛應用於工程設計。80年代初期，EDA技術開始技術設計過程的分析，推出了以模擬(邏輯模擬、定時分析和故障模擬)和自動布局與布線為核心的EDA產品，這一階段的EDA已把三維圖形技術、窗口技術、計算機操作系統、網路數據交換、資料庫與進程管理等一系列計算機學科的最新成果引入電子設計，形成了CAE—計算機輔助工程。也就是所謂的EDA技術中級階段。其主要特徵是具備了自動布局布線和電路的計算機模擬、分析和驗證功能。其作用已不僅僅是輔助設計，而且可以代替人進行某種思維。CAE這種以原理圖為基礎的EDA系統，雖然直觀，且易於理解，但對復雜的電子設計很難達到要求，也不宜於設計的優化。
所以，90年代出現了以自動綜合器和硬體描述語言為基礎，全面支持電子設計自動化的ESDA(電子系統設計自動化)，即EDA階段、也就是目前常說的EDA.過去傳統的電子系統電子產品的設計方法是採用自底而上(Bottom_ Up)的程式，設計者先對系統結構分塊，直接進行電路級的設計。這種設計方式使設計者不能預測下一階段的問題，而且每一階段是否存在問題，往往在系統整機調試時才確定，也很難通過局部電路的調整使整個系統達到既定的功能和指標，不能保證設計一舉成功。EDA技術高級階段採用一種新的設計概念:自頂而下(Top_ Down)的設計程式和並行工程(Concurrent engineering)的設計方法，設計者的精力主要集中在所要電子產品的准確定義上，EDA系統去完成電子產品的系統級至物理級的設計。此階段EDA技術的主要特徵是支持高級語言對系統進行描述，高層次綜合(High Level Synthesis)理論得到了巨大的發展，可進行系統級的模擬和綜合。圖2-1給出了上述三個階段的示意圖。
圖2-1 EDA發展階段示意圖
2.1.3 EDA的應用
隨著大規模集成電路技術和計算機技術的不斷發展，在涉及通信、國防、航天、醫學、工業自動化、計算機應用、儀器儀表等領域的電子系統設計工作中，EDA技術的含量正以驚人的速度上升;電子類的高新技術項目的開發也依賴於EDA技術的應用。即使是普通的電子產品的開發，EDA技術常常使一些原來的技術瓶頸得以輕松突破，從而使產品的開發周期大為縮短、性能價格比大幅提高。不言而喻，EDA技術將迅速成為電子設計領域中的極其重要的組成部分。
電子設計專家認為，單片機時代已經結束，未來將是EDA的時代，這是極具深刻洞察力之言。隨著微電子技術的飛速進步，電子學進入了一個嶄新的時代。其特徵是電子技術的應用以空前規模和速度滲透到各行各業。各行業對自己專用集成電路(ASIC)的設計要求日趨迫切，現場可編程器件的廣泛應用，為各行業的電子系統設計工程師自行開發本行業專用的ASIC提供了技術和物質條件。與單片機系統開發相比，利用EDA技術對FPGA/CPLD的開發,通常是一種藉助於軟體方式的純硬體開發，可以通過這種途徑進行專用ASIC開發，而最終的ASIC晶元，可以是FPGA/CPLD，也可以是專制的門陣列掩模晶元，FPGA/ CPLD起到了硬體模擬ASIC晶元的作用。
2.2基於EDA的FPGA/ CPLD開發
我國的電子設計技術發展到今天，將面臨一次更大意義的突破，即FPGA/CPLD (Field Programmable Gate Array，現場可編程門陣列/Complex Programmable Logic Device，復雜可編程邏輯器件)在EDA基礎上的廣泛應用。從某種意義上說，新的電子系統運轉的物理機制又將回到原來的純數字電路結構，但卻是一種更高層次的循環，它在更高層次上容納了過去數字技術的優秀部分，對(Micro Chip Unit) MCU系統是一種揚棄，在電子設計的技術操作和系統構成的整體上發生了質的飛躍。如果說MCU在邏輯的實現上是無限的話，那麼FPGA/CPLD不但包括了MCU這一特點，而且可以觸及矽片電路的物理極限，並兼有串、並行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點。不但如此，隨著EDA技術的發展和FPGA/CPLD在深亞微米領域的進軍，它們與MCU, MPU, DSP, A/D, D/A, RAM和ROM等獨立器件間的物理與功能界限已日趨模糊。特別是軟/硬IP晶元(知識產權晶元;intelligence Property Core，一種已注冊產權的電路設計)產業的迅猛發展，嵌入式通用及標准FPGA器件的呼之欲出，片上系統(SOC)已經近在咫尺。FPGA/CPLD以其不可替代的地位及伴隨而來的極具知識經濟特徵的IP晶元產業的崛起，正越來越受到業內人士的密切關注。
2.2.1 FPGA/CPLD簡介
FPGA和CPLD都是高密度現場可編程邏輯晶元，都能夠將大量的邏輯功能集成於一個單片集成電路中，其集成度已發展到現在的幾百萬門。復雜可編程邏輯器件CPLD是由PAL (Programmable Array Logic，可編程陣列邏輯)或GAL (Generic Array Logic，通用陣列邏輯)發展而來的。它採用全局金屬互連導線，因而具有較大的延時可預測性，易於控制時序邏輯;但功耗比較大。現場可編程門陣列(FPGA)是由可編程門陣列(MPGA)和可編程邏輯器件二者演變而來的，並將它們的特性結合在一起，因此FPGA既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。FPGA通常由布線資源分隔的可編程邏輯單元(或宏單元)構成陣列，又由可編程Ir0單元圍繞陣列構成整個晶元。其內部資源是分段互聯的，因而延時不可預測，只有編程完畢後才能實際測量。
CPLD和FPGA建立內部可編程邏輯連接關系的編程技術有三種:基於反熔絲技術的器件只允許對器件編程一次，編程後不能修改。其優點是集成度、工作頻率和可靠性都很高，適用於電磁輻射干擾較強的惡劣環境。基於EEPROM存儲器技術的可編程邏輯晶元能夠重復編程100次以上，系統掉電後編程信息也不會丟失。編程方法分為在編程器上編程和用下載電纜編程。用下載電纜編程的器件，只要先將器件裝焊在印刷電路板上，通過PC, SUN工作站、ATE(自動測試儀)或嵌入式微處理器系統，就能產生編程所用的標准5V, 3.3V或2.5V邏輯電平信號，也稱為ISP (In System Programmable)方式編程，其調試和維修也很方便。基於SRAM技術的器件編程數據存儲於器件的RAM區中，使之具有用戶設計的功能。在系統不加電時，編程數據存儲在EPROM、硬碟、或軟盤中。系統加電時將這些編程數據即時寫入可編程器件，從而實現板級或系統級的動態配置。
2.2.2基於EDA工具的FPGA/CPLD開發流程
FPGA/CPLD的開發流程:設計開始首先利用EDA工具的文本或圖形編輯器將設計者的設計意圖用文本方式(如VHDL, Verilog-HDL程序)或圖形方式(原理圖、狀態圖等)表達出來。完成設計描述後即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合準備。在此，對於多數EDA軟體來說，最初的設計究竟採用哪一種輸入形式是可選的，也可混合使用。一般原理圖輸入方式比較容易掌握，直觀方便，所畫的電路原理圖(請注意，這種原理圖與利用PROTEL畫的原理圖有本質的區別)與傳統的器件連接方式完全一樣，很容易為人接受，而且編輯器中有許多現成的單元器件可資利用，自己也可以根據需要設計元件(元件的功能可用HDL表達，也可仍用原理圖表達)。當然最一般化、最普適性的輸入方法是HDL程序的文本方式。這種方式最為通用。如果編譯後形成的文件是標准VHDL文件，在綜合前即可以對所描述的內容進行模擬，稱為行為模擬。即將設計源程序直接送到VHDL模擬器中模擬。因為此時的模擬只是根據VHDL的語義進行的，與具體電路沒有關系。在模擬中，可以充分發揮VHDL中的適用於模擬控制的語句，對於大型電路系統的設計，這一模擬過程是十分必要的，但一般情況下，可以略去這一步驟.
圖2-2 FPGA / CPLD開發流程
設計的第三步是綜合，將軟體設計與硬體的可實現性掛鉤，這是將軟體轉化為硬體電路的關鍵步驟。綜合器對源文件的綜合是針對某一FPGA/CPLD供應商的產品系列的，因此，綜合後的結果具有硬體可實現性。在綜合後，HDL綜合器一般可生成EDIF, XNF或VHDL等格式的網表文件，從門級來描述了最基本的門電路結構。有的EDA軟體，具有為設計者將網表文件畫成不同層次的電路圖的功能。綜合後，可利用產生的網表文件進行功能模擬，以便了解設計描述與設計意圖的一致性。功能模擬僅對設計描述的邏輯功能進行測試模擬，以了解其實現的功能是否滿足原設計的要求，模擬過程不涉及具體器件的硬體特性，如延遲特性。一般的設計，這一層次的模擬也可略去。綜合通過後必須利用FPGA/CPLD布局/布線適配器將綜合後的網表式文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優化、布局布線。適配完成後，EDA軟體將產生針對此項設計的多項結果:1適配報告:內容包括晶元內資源分配與利用、引腳鎖定、設計的布爾方程描述情況等;2時序模擬用網表文件;3下載文件，如JED或POF文件;4適配錯誤報告等。時序模擬是接近真實器件運行的模擬，模擬過程中己將器件硬體特性考慮進去了，因此模擬精度要高得多。時序模擬的網表式文件中包含了較為精確的延遲信息。如果以上的所有過程，包括編譯、綜合、布線/適配和行為模擬、功能模擬、時序模擬都沒有發現問題，即滿足原設計的要求，就可以將適配器產生的配置/下載文件通過FPGA/CPLD編程器或下載電纜載入目標晶元FPGA或CPLD中，然後進入如圖1-2所示的最後一個步驟:硬體模擬或測試,以便在更真實的環境中檢驗設計的運行情況。這里所謂的硬體模擬，是針對ASIC設計而言的。在ASIC設計中，比較常用的方法是利用FPGA對系統的設計進行功能檢測，通過後再將其VHDL設計以ASIC形式實現;而硬體測試則是針對FPGA或CPLD直接用於電路系統的檢測而言的。
2.2.3用FPGA/CPLD進行開發的優缺點
我們認為，基於EDA技術的FPGA/CPLD器件的開發應用可以從根本上解決MCU所遇到的問題。與MCU相比，FPGA/CPLD的優勢是多方面的和根本性的:
1.編程方式簡便、先進。FPGA/CPLD產品越來越多地採用了先進的IEEE 1149.1邊界掃描測試(BST)技術(由聯合測試行動小組，JTAG開發)和ISP(在系統配置編程方式)。在+5V工作電平下可隨時對正在工作的系統上的FPGA/CPLD進行全部或部分地在系統編程，並可進行所謂菊花鏈式多晶元串列編程，對於SRAM結構的FPGA，其下載編程次數幾乎沒有限制(如Altera公司的FLEXI 10K系列)。這種編程方式可輕易地實現紅外編程、超聲編程或無線編程，或通過電話線遠程在線編程。這些功能在工控、智能儀器儀表、通訊和軍事上有特殊用途。
2.高速。FPGA/CPLD的時鍾延遲可達納秒級，結合其並行工作方式，在超高速應用領域和實時測控方面有非常廣闊的應用前景。
3.高可靠性。在高可靠應用領域，MCU的缺憾為FPGA/CPLD的應用留下了很大的用武之地。除了不存在MCU所特有的復位不可靠與PC可能跑飛等固有缺陷外，FPGA/CPLD的高可靠性還表現在幾乎可將整個系統下載於同一晶元中，從而大大縮小了體積，易於管理和屏蔽。
4.開發工具和設計語言標准化，開發周期短。由於FPGA/CPLD的集成規模非常大，集成度可達數百萬門。因此，FPGA/ CPLD的設計開發必須利用功能強大的EDA工具，通過符合國際標準的硬體描述語言(如VHDL或Verilog-HDL)來進行電子系統設計和產品開發。由於開發工具的通用性、設計語言的標准化以及設計過程幾乎與所用的FPGA/ CPLD器件的硬體結構沒有關系.
所以設計成功的各類邏輯功能塊軟體有很好的兼容性和可移植性，它幾乎可用於任何型號的FPGA/ CPLD中，由此還可以知識產權的方式得到確認，並被注冊成為所謂的IP晶元，從而使得片上系統的產品設計效率大幅度提高。由於相應的EDA軟體功能完善而強大，模擬方式便捷而實時，開發過程形象而直觀，兼之硬體因素涉及甚少，因此可以在很短時間內完成十分復雜的系統設計，這正是產品快速進入市場的最寶貴的特徵。美國TI公司認為，一個ASIC 80%的功能可用IP晶元等現成邏輯合成。EDA專家預言，未來的大系統的FPGA/CPLD設計僅僅是各類再應用邏輯與IP晶元的拼裝，其設計周期最少僅數分鍾。
5.功能強大，應用廣闊。目前，FPGA/ CPLD可供選擇范圍很大，可根據不同的應用選用不同容量的晶元。利用它們可實現幾乎任何形式的數字電路或數字系統的設計。隨著這類器件的廣泛應用和成本的大幅度下降，FPGA/CPLD在系統中的直接應用率正直逼ASIC的開發。同時，FPGA/CPLD設計方法也有其局限性。這主要體現在以下幾點:
(1).FPGA/CPLD設計軟體一般需要對電路進行邏輯綜合優化((Logic段Synthesis & Optimization)，以得到易於實現的結果，因此，最終設計和原始設計之間在邏輯實現和時延方面具有一定的差異。從而使傳統設計方法中經常採用的一些電路形式(特別是一些非同步時序電路)在FPGA/CPLD設計方法中並不適用。這就要求設計人員更加了解FPGA/CPLD設計軟體的特點，才能得到優化的設計;
(2).FPGA一般採用查找表(LUT)結構(Xilinx), AND-OR結構(Altera)或多路選擇器結構(Actel)，這些結構的優點是可編程性，缺點是時延過大，造成原始設計中同步信號之間發生時序偏移。同時，如果電路較大，需要經過劃分才能實現，由於引出端的延遲時間，更加大了延遲時間和時序偏移。時延問題是ASIC設計當中常見的問題。要精確地控制電路的時延是非常困難的，特別是在像FPGA/CPLD這樣的可編程邏輯當中。
(3). FPGA/CPLD的容量和I/O數目都是有限的，因此，一個較大的電路，需經邏輯劃分((Logic Partition)才能用多個FPGA/CPLD晶元實現，劃分演算法的優劣直接影響設計的性能;
(4).由於目標系統的PCB板的修改代價很高，用戶一般希望能夠在固定的引 分配的前提下對電路進行修改。但在晶元利用率提高，或者晶元I/O引出端很多的情況下，微小的修改往往會降低晶元的流通率;
(5).早期的FPGA晶元不能實現存儲器、模擬電路等一些特殊形式的電路。最新的一些FPGA產品集成了通用的RAM結構。但這種結構要麼利用率不高，要麼不完全符合設計者的需要。這種矛盾來自於FPGA本身的結構局限性，短期內很難得到很好的解決。
6.盡管FPGA實現了ASIC設計的硬體模擬，但是由於FPGA和門陣列、標准單元等傳統ASIC形式的延時特性不盡相同，在將FPGA設計轉向其他ASIC設計時，仍然存在由於延時不匹配造成設計失敗的可能性。針對這個問題，國際上出現了用FPGA陣列對ASIC進行硬體模擬的系統(如Quicktum公司的硬體模擬系統)。這種專用的硬體模擬系統利用軟硬體結合的方法，用FPGA陣列實現了ASIC快速原型，接入系統進行測試。該系統可以接受指定的測試點，在FPGA陣列中可以直接觀測(就像軟體模擬中一樣)，所以大大提高了模擬的准確性和效率。
2.3硬體描述語言(HDL)
硬體描述語言(HDL)是相對於一般的計算機軟體語言如C, Pascal而言的。HDL是用於設計硬體電子系統的計算機語言，它描述電子系統的邏輯功能、電路結構和連接方式。設計者可以利用HDL程序來描述所希望的電路系統，規定其結構特徵和電路的行為方式;然後利用綜合器和適配器將此程序變成能控制FPGA和CPLD內部結構、並實現相應邏輯功能的門級或更底層的結構網表文件和下載文件。硬體描述語言具有以下幾個優點:a.設計技術齊全，方法靈活，支持廣泛。b.加快了硬體電路的設計周期，降低了硬體電路的設計難度。c.採用系統早期模擬，在系統設計早期就可發現並排除存在的問題。d.語言設計可與工藝技術無關。e.語言標准，規范，易與共享和復用。就FPGA/CPLD開發來說，VHDL語言是最常用和流行的硬體描述語言之一。本次設計選用的就是VHDL語言，下面將主要對VHDL語言進行介紹。
2.3.1 VHDL語言簡介
VHDL是超高速集成電路硬體描述語言的英文字頭縮寫簡稱，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。它是在70- 80年代中由美國國防部資助的VHSIC(超高速集成電路)項目開發的產品，誕生於1982年。1987年底，VHDL被IEEE(The Institute of Electrical and產Electronics Engineers)確認為標准硬體描述語言。自IEEE公布了VHDL的標准版本((IEEE std 1076-1987標准)之後，各EDA公司相繼推出了自己的VHDL設計環境。此後，VHDL在電子設計領域受到了廣泛的接受，並逐步取代了原有的非標准HDL。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統描述能力上擴展VHDL的內容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。1996年IEEE 1076.3成為VHDL綜合標准。
VHDL主要用於描述數字系統的結構、行為、功能和介面，非常適用於可編程邏輯晶元的應用設計。與其它的HDL相比，VHDL具有更強的行為描述能力，從而決定了它成為系統設計領域最佳的硬體描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規模電子系統的重要保證。就目前流行的EDA工具和VHDL綜合器而言，將基於抽象的行為描述風格的VHDL程序綜合成為具體的FPGA和CPLD等目標器件的網表文件己不成問題。
VHDL語言在硬體設計領域的作用將與C和C++在軟體設計領域的作用一樣，在大規模數字系統的設計中，它將逐步取代如邏輯狀態表和邏輯電路圖等級別較低的繁瑣的硬體描述方法，而成為主要的硬體描述工具，它將成為數字系統設計領域中所有技術人員必須掌握的一種語言。VHDL和可編程邏輯器件的結合作為一種強有力的設計方式，將為設計者的產品上市帶來創紀錄的速度
2.3.2 VHDL語言設計步驟
利用VHDL語言進行設計可分為以下幾個步驟:
1.設計要求的定義。在從事設計進行編寫VHDL代碼之前，必須先對你的設計目的和要求有一個明確的認識。例如，你要設計的功能是什麼?對所需的信號建立時間、時鍾/輸出時間、最大系統工作頻率、關鍵的路徑等這些要求，要有一個明確的定義，這將有助於你的設計，然後再選擇適當的設計方式和相應的器件結構，進行設計的綜合。
2.用VHDL語言進行設計描述。
(1)應決定設計方式，設計方式一般說來有三種:自頂向下設計，自底向上設計，平坦式設計。
前兩種方式包括設計階層的生成，而後一種方式將描述的電路當作單模塊電路來進行的。自頂向下的處理方式要求將你的設計劃分成不同的功能元件，每個元件具有專門定義的輸入和輸出，並執行專門的邏輯功能。首先生成一個由各功能元件相互連接形成的頂層模塊來做成一個網表，然後再設計其中的各個元件。而自底向上的處理方法正好相反。平坦式設計則是指所有功能元件均在同一層和同一圖中詳細進行的。
(2)編寫設計代碼。編寫VHDL語言的代碼與編寫其它計算機程序語言的代碼有很大的不同，你必須清醒地認識到你正在設計硬體，編寫的VHDL代碼必須能夠綜合到採用可編程邏輯器件來實現的數字邏輯之中。懂得EDA工具中模擬軟體和綜合軟體的大致工作過程，將有助於編寫出優秀的代碼。
3.用VHDL模擬器對VHDL原代碼進行功能模擬。對於大型設計，採用VHDL模擬軟體對其進行模擬可以節省時間，可以在設計的早期階段檢測到設計中的錯誤，從而進行修正，以便盡可能地減少對設計日程計劃的影響。因為對於大型設計，其綜合優化、配置往往要花費好幾個小時，在綜合之前對原代碼模擬，就可以大大減少設計重復和修正錯誤的次數和時間。但對於小型設計，則往往不需要先對VHDL原代碼進行模擬，即使做了，意義也不大。因為對於小型設計，其綜合優化、配置花費的時間不多，而且在綜合優化之後，你往往會發現為了實現性能目標，將需要修改你的設計。在這種情況下，用戶事先在原代碼模擬時所花費的時間是毫無意義的，因為一旦改變設計，還必須重新再做模擬。
4.利用VHDL綜合優化軟體對VHDL原代碼進行綜合優化處理。選擇目標器件、輸入約束條件後，VHDL綜合優化軟體工具將對VHDL原代碼進行處理，產生一個優化了的網路表，並可以進行粗略的時序模擬。綜合優化軟體工具大致的處理過程如下:首先檢測語法和語意錯誤;然後進行綜合處理，對CPLD器件而言，將得到一組工藝專用邏輯方程，對FPGA器件而言，將得到一個工藝專用網表;最後進行優化處理，對CPLD的優化通常包括將邏輯化簡為乘積項的最小和式，降低任何給定的表達式所需的邏輯塊輸入數，這些方程進一步通過器件專用優化來實現資源配置。對FPGA的優化通常也需要用乘積項的和式來表達邏輯，方程系統可基於器件專用資源和驅動優化目標指引來實現因式分解，分解的因子可用來對實現的有效性進行評估，其准則可用來決定是對方程序系統進行不同的因式分解還是保持現有的因子。准則通常是指分享共同因子的能力，即可以被暫存，以便於和任何新生成的因子相比較。
5.配置。將綜合優化處理後得到的優化了的網路表，安放到前面選定的CPLD或FPGA目標器件之中，這一過程稱為配置。在優化
Ⅵ 恬家Eda要連網才可以使用嗎內存有多大的呢
首次使用恬家Eda，需要尺局聯網注冊。使用網路電話功能需要聯網，下載遙控器時需要聯網，下載完畢後再次陵碼讓使用時無需聯網模茄。下載音樂、故事和戲曲時需要聯網，下載完畢本地聽時無需聯網。 Eda內置有4G內存，另外帶TF卡槽，可以外配32G TF卡。
Ⅶ EDA技術應用於計算機組成與結構實驗教學|計算機組成與結構
【摘 要】計算機組成與結構實驗課程是計算機專業以及相關專業學生要學習的一門必修課程，在這門課程中應用EDA技術進行教戚汪學，不僅能加深學生對計算機組成與結構課程的理解，也將有利於提高學生進行自主學習的能力以及創新的綜合設計能力。正是符合了該課程的預期目的。
【關鍵詞】計算機組成與結構;EDA技術;實驗;應用
計算機及其相關專業的學生在學習過程中，除了要對理論知識加以了解，更重要的是要提升自己的動手能力。計算機組成與結構實驗教學，就是計算機專業學生的必修課，通過課程設計把理論知識運用到實踐中，可以起到拓展知識的作用。
一、EDA技術概述
EDA也就是電子設計自動化，EDA技術的發展經歷了計算機輔助設計、計算機輔助製造、計算機輔助測試以及計算機輔助工程。EDA技術的工具就是計算機，在EDA軟體平台上，設計者常常用硬體描述語言HDL來完成具體的課程設計文件，然後再在計算機平台上自動完成邏輯編譯、分割、優化、布局、模擬等多個步驟。
EDA技術最大的優勢在於用軟體的方法來實現硬體的實際功效。一項設計最重要的部分是模擬和調試，採用EDA技術進行設計時，從設計的高層次上對設計進行全局縱覽，有助於早期改造結構設計上的毛病，避免工作量的增加，也可以減少進行邏輯功效模擬的工作量，增加設計的成功率。
二、將EDA技術應用於計算機組成與結構課程設計
計算機是一個典型的復雜數字系統，如果在計算機設計系統開發中加入EDA技術的軟硬體設計平台，不僅可以提高系統設計與調試的斂率，也可以節約硬體開發成本，縮短設計周期。因此在計算機組成與結構的實踐教學中，要不斷提高學生利用現代化的電子技術手段進行設計的能力。當然，EDA技術將成為計算機組成與結構實驗教學的發展方向。
（一）課程的實施方案
課程設計是要完成模型計算機的設計以及FPGA的實現，而課程實驗則是用來驗證計算機的各個組成部件以及其具體的邏輯功能的。這兩種課程內容都是為了讓學生能夠掌握計算機的硬體系統中各個部件的具體組成原理、邏輯實現方法及其具體正明的設計方法，從而建立一種整體的概念，提高學生在學習過程中進行獨立分析設計的能力。計算機組成與結構的課程設計中運用了多門課程，比如計算機組成原理、VHDL、匯編語言程序設計等，這些課程都能對學生的自學能力有很好的提高。因為該課程設計不僅在理論上要求學生有扎實的理論基礎，在實踐上則要求學生具有電路分析與設計、能進行完整實驗的能力。
（二）課程設計的內容
計算機組成與結構實驗教學中，進行課程設計的內容主要有以下幾個方面。首先是進行系統的總體設計，畫出模型機的數據通路框圖；其次是設計微程序控制器或者硬聯線控制器的邏輯結構框圖；開始設計機器指令格式和指令系統；由給出的課程題目和設計指令系統來編寫相應的匯編語言，進行模擬等。
三、將EDA技術應用於計算機組成與結構課程實驗
進行課程設計之後就可以進行具體的課程實踐。在進行課程實踐之前，要掌握具體的設計方法。計算機的CPU包含基本的功能模塊以及與基本功能模塊相連的數據通路。在進行課程設計實踐時要掌握基本功能模塊的具體功能以及各自的特點，再對每個模塊進行設計、調試、軟體模擬和硬體設計等。計算機組成與結構課程設計實驗中採用的CPU採用大多是單匯流排系統結構的16位CISC CPU，EDA軟體大多是可編程邏輯器件設計工具軟體。
（一）基本模犁計算機的設計
在具體的課程設計中，為了保證清晰的系統結構，一般在系統的頂層結構採用原理圖輸入法，而在其他的模塊都採用VHDL語言進行設計。對各個模塊進行處理時要在文本編輯器中輸入每一個單元模塊所對應的VHDL源程序，並且要對各個源程序進行編譯，可以產生相應的圖元，供頂層的電路調用使用。各個模塊的圖元可以生成圖元庫，運用EDA技術進行實驗課程，很重要的一步就是要進行軟體模擬，而模擬的元器件就來源於圖元庫。在圖形編輯器中可以對圖元庫中的各種舉仔告圖元進行調用，再根據數據通路的總體框架圖連接成頂層電路圖，就可以進行電路的模擬。計算機組成與結構實驗所設計的CISC模型機的頂層電路圖中有很多基本器件模塊，比如時序信號發生器、程序計數器、算術邏輯運算單元、移位寄存器、指令寄存器、比較器、地址寄存器、一個控制單元等。而這些模塊也共用一組16位的三態數據匯流排。
系統結構中的存儲模塊是一個重要的組成部分，存儲元件由嵌入式陣列塊構成，通過調用宏模塊並設置模塊相關的參數來實現存儲功能。系統的各個部分都承擔了不同的功能，其中，存儲CPU主要是對指令和數據進行執行，具體的過程是處理器從存儲元件中讀取相應的指令，CPU再執行指令來運行下行的各種程序，整個過程中的指令都被存儲在指令寄存器中。解碼過程由控制單元完成，控制單元主要是控制相應的信號進行相互作用，並且控制各個處理單元來執行這些指令。
系統結構中的控制模塊其實是一個狀態機，它主要控制CPU的各項動作之間的順序，比如取指令、解碼、執行指令，控制模塊進行操作時要針對各個動作發出具體的時序控制信號，使得計算機內部的各個動作都能進行協調的工作，進而完成各個指令的具體功能。這種方法與微程序設計方法不同，微程序設計法主要在控制存儲器中寫入微指令，通過控制微程序來執行具體的控制指令。
（二）軟體設計
當系統CPU得到一個復位信號後，系統即開始進行復制操作，復位信號是使CPU內部狀態復位的一個信號操作。一般說來，系統的每個寄存器都有不同的功能，寄存器1主要存放模塊的的起始地址，寄存器2主要存放系統目標區的起始地址，而寄存器6則主要存放被復制模塊的末地址。在具體的操作過程中要判斷數據模塊的復制工作是否已經結束，若已經滿足結束條件則可以停止運行，否則要繼續記數直至數據模塊復制完成。
將設計的程序輸入並且進行編譯之後，還有一個重要的步驟就是模擬，模擬也是對設計進行驗證的一個重要步驟，若在模擬中發現不符合要求的地方，則要及時找出原因進行改正，以保證最終結果的正確性。
結語
計算機組成與結構課程是鍛煉學生積極思考以及提升其思維能力的重要課程，不同的設計對象和內容導致設計的具體內容完全不同，這也考驗了學生獨立思考的能力，由於EDA技術與計算機輸入技術、邏輯編程和模擬等方面都有緊密的聯系，而且在硬體實驗之後有具體的圖像可以進行對比，因此在實驗教學中具有很好的靈活性和可操作性。也能提高學生進行軟體開發的能力，可以達到課程設計的效果。
參考文獻
[1]陳智勇.計算機原理課程設計的改革與實踐[J].電氣電子教學學報,2005,27(5):71—73
[2]周華,王斐.EDA技術的特點與發展趨勢[J].西安航空技術高等專科學校學報,2009（03）：98-99
[3]張亮.應用EDA技術改革「計算機組成原理」課程設計[J].計算機教育,2009（19）：:753
Ⅷ 解釋EDA的含義
EDA是電子設計自動化的縮寫意帆辯思，在20世紀90年代初從計算機輔助設計、計算機輔助製造、計算機輔助測試和計算機輔助工程的概念發展而來的。EDA技術的出現，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度。目前EDA技術已在各大公司、企事業單位和科研教學部門廣泛使用。
計算機輔助設計：銷世利用計算機及其圖形設備幫助設計人員進行設計工作。在工程和產品設計中，計算機可以幫助設計人員擔負計算、信息存儲和制圖等項工作。
計算機輔助製造：指在機械製造業中，利用電子數字計算機通過各種數值控制機床和設備，自動完成離散產品的加工、裝配、檢測和包裝等製造過程。
計算機輔助測試：是指利用計算機協助進行測試的一種方法。
計算虧轎肢機輔助工程：把工程生產的各個環節有機地組織起來，其關鍵就是將有關的信息集成，使其產生並存在於工程產品的整個生命周期。
Ⅸ eda技術和sopc技術是什麼意思
EDA技術是在電子CAD技術基礎上發展起來的計算機軟體系統，是指以計算機為工作平台，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。 利用EDA工具，電子設計師可以從概念、演算法、協議等開始設計電子系統，大量工作可以通過計算機完成，並可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。 現在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產雀啟櫻、生物、醫學、軍事等頃叢各個領域，都有EDA的應用。目前EDA技術已在各大公司、企事業單位和科研教學部門廣泛使用。例如在飛機製造過程中，從設計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術。本文所指的EDA技術，主要針對電子電路設計、PCB設計和IC設計。 EDA設計可分為系統級、電路級和物理實現級。 2 EDA常用軟體 EDA工具層出不窮，目前進入我國並具有廣泛影響的EDA軟體有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。這些工具都有較強的功能，一般可用於幾個方面，例如很多軟體都可以進行電路設計與模擬，同進還可以進行PCB自動布局布線，可輸出多種網表文件與第三方軟體介面。
SOPC(System On Programmable Chip)即可編程的片上系統，或者說是基於大規模FPGA的單片系統。SOPC技術是一門全新的綜合性電子設計技術，涉及面廣。
在二○世紀九十年度末，可編程邏輯器件（PLD）的復雜度已經能夠在單個可編程器件內實現整個系統。完整的單晶元系統（SOC）概念是指在一個晶元中實現用戶定義的系統，它通常暗指包括片內存儲器和外設的微處理器。最初宣稱真正的SOC――或可編程單晶元系統（SOPC）――能夠提供基於PLD的處理器。在2000年，Altera發布了Nios處理器，這是Altera Excalibur嵌入處理器計劃中第一個產品，它成為業界第一款為可編程邏輯優化的可配置處理器。本文闡述開發Nios處理器設計環境的過程和涉及的決策，以及它如何演化為一種SOPC工具。
SOPC是基於FPGA解決方案的SOC，與ASIC的SOC解決方案相比，SOPC系統及其開發技術具有更多的特色旁鍵，構成SOPC的方案也有如下多種途徑。
Ⅹ eda技術有什麼特點
eda技術有什麼特點
目前EDA技術已在各大公司、企事業單位和科研教學部門廣泛使用。下面是我收集的關於eda技術有特點，希望大家認真閱讀!
1. 軟體硬化，硬體軟化
軟體硬化是指所有的軟體設計最後轉化成硬體來實現，用軟體方式設計的系統到硬體系統的轉換是由EDA開發軟體自動完成的;硬體軟化是指硬體的設計使用軟體的方式來進行，盡管目標系統是硬體，但整個設計和修改過程如同完成軟體設計一樣方便和高效。
2. 自頂向下(top-down)的設計方法
傳統的電路設計方法基本上都自向上的，即首先確定可用的元器件，然後根據這些器件進行邏輯設計，完成各模塊後進行連接，最後形成系統。而後經調試、測量看整個系統是否達到規定的性能指標。整個設計過程將花費大量的時間與經費，且很多外在因素與設計者自身經驗的制約，已經不適宜於現代數字系統設計。
基於EDA技術的設計方法正好相反，它主要採用並行工程和“自頂向下”的設計方法，使開發者從一開始就要考慮到產品生成周期的諸多方面，包括質量、成本、開發時間及用戶的需求等。首先從系統設計入手，在頂層進行功能劃分和結構設計，由於採用高級語言描述，能在系統級採用模擬手段驗證設計的正確性。然後再逐級設計低層的結構，用VHDL、Verilog HDL等硬體描述語言對高層次的系統行為進行電路描述，最後再用邏輯綜合優化工具生成具體的門級邏輯明衡電路的網表，其對應的物理實現級可以是印刷電路板或專用集成電路。
3. 集設計、模擬和測試於一體
現代的EDA軟體平台集設計、模擬、測試於一體，配備了系統設計自動化的全部工具：配置了多種能兼用和混合使用的邏輯描述輸入工具;配置了高性能的邏輯綜合、優化和模擬測試工具。電子設計師可以從概念、演算法、協議等開始設計電子系統，可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程在計算機上自動處理完成。較以往的設計方法，大大提高了設計效率，降低了設計者的工作負擔。
4. 在系統可現場編程，在線升級
編程是把系統設計的程序化數據，按一定的格式裝入一個或多個可編程邏輯器件的編程存儲單元，定義內部模塊的邏輯功能以及它們的相互連接關汪敬系。早期的可編程邏輯器件的編程需要將晶元從印製板上拆下，然後把它插在專用的編程器上進行的。目前EDA技術廣泛採用的在系統可編程技術就是為克服這一缺點而產生的。
所謂系統內可配置是指可編程邏輯器件除了具有為設計者提供系統內可編程的能力，還具有將器件插在系統內或電路板仍然可以對其進行編程和再編程的能力。目前FPGA/CPLD器件為設計者提供系統內可再編程或可再配置能力，即只要把器件安裝在系統電路板上，就可對其進行編程或再編程，使得系統內硬體的功能可以像軟體一樣地被編程來配置，這就為設計者進行電子系統設計和開發提供了可實現的最新手段。採用這種技術，對系統的設計、製造、測試和維護也產生了重大的影響，給樣機設計、電路板調試、系統製造和系統升級帶來革命性的變化。
5. 設計工作標准化，模塊可移置共享
近幾年來，晶元復雜程度越高，對EDA的.依賴也越高。 設計語言、EDA的底層技術及其介面的標准化，能很好地對涉及結果進行交換、共享及重用。
EDA設計工作的重要設計語言——硬體描述語言HDL已經逐步標准化。VHDL在1987年被IEEE採納為硬體描述語言標准(IEEE 1076—1987)，VHDL同時也是軍事標准(454)和ANSI標准。Verilog HDL在1995年成為IEEE標准(IEEE 1364—1995)，2001年發布了IEEE 1364—2001。作為兩大被國際IEEE組織認定的工業標准硬體描述語言， VHDL和Verilog HDL為眾多的EDA廠商支持，且移植性好。
數據格式的一致性通過標準保證。對EDA的底層技術、EDA軟體之間的介面等採用標准數據格式，如EDIF網表文件是一種用於設計數據交換和交流的工業標准文件格式文件。這樣，不同設計風格和應用的要求導困槐慎致各具特色的EDA工具都能被集成在易於管理的統一環境之下，支持任務之間、項目之間、設計工程師之間的信息傳輸和工程數據共享，從而使EDA框架日趨標准化。並行設計工作和自頂向下設計方法也是構建電子系統集成設計環境或集成設計平台的基本規范。目前，主要的EDA系統都建立了框架結構，並且它們都遵循國際計算機輔助設計框架結構組織CFI(CAD Framework International)的統一技術標准。
因此，EDA技術代表了當今數字系統設計技術的最新發展方向。
;