Ⅰ 二級地址解碼的結構是怎樣劃分的它的基本原理是什麼
地址解碼器
由於存儲器系統是由許多存儲單元構成的，每個存儲單元一般存放 8 位二進制信息，為了加以區分，我們必須首先為這些存儲單元編號，即分配給這些存儲單元不同的地址。地址解碼器的作用就是用來接受 CPU 送來的地址信號並對它進行解碼，選擇與此地址碼相對應的存儲單元，以便對該單元進行讀／寫操作。
存儲器地址解碼有兩種方式，通常稱為單解碼與雙解碼。
(1) ．單解碼
單解碼方式又稱字結構，適用於小容量存儲器。
(2) ．雙解碼
在雙解碼結構中，將地址解碼器分成兩部分，即行解碼器 ( 又叫 X 解碼器 ) 和列解碼器 ( 又叫 Y 解碼器 ) 。 X 解碼器輸出行地址選擇信號， Y 解碼器輸出列地址選擇信號。行列選擇線交叉處即為所選中的內存單元，這種方式的特點是解碼輸出線較少。
Ⅱ 存儲器晶元中地址解碼的方式有幾種,分別說明它們的特點
若CPU的定址空間等於存儲器晶元的定址空間，可直接將高低位地址線相連即可，這種方式下，可用單條讀寫指令直接定址，定址地址與指令中的地址完全吻合。
若CPU的定址空間大於存儲器晶元的定址空間，可直接將高低位地址線相連即可，CPU剩餘部分高位地址線，這種方式下，可用單條讀寫指令直接定址，未連接的地址線在指令中可以以0或1出現，即有多個地址對應每個存儲器空間，可在指令中將這些位默認為零。
若CPU的定址空間小於存儲器晶元的定址空間，可將其它IO口連接剩餘存儲器高位地址線，定址前，需設置好這些IO口。
當存在多片存儲器，且希望節省CPU的IO口時，需要外加解碼電路。比如說，存儲器地址線為13根，共8片存儲器，可用74LS138連接CPU的高3位地址線，74LS38的8位輸出分別連接8片存儲器，讀寫時，定址地址與指令中的地址完全吻合。
上一種情況中，若希望簡化外圍電路，也可用其餘埠的8個IO分別連接8片存儲的片選，其定址方式與第三種情況類似。
Ⅲ 為什麼存儲晶元的地址解碼要採用雙解碼
雙解碼方式使得地址解碼器的輸出線的數目大為減少,你看看下面得這個ppt就知道了,雙解碼將本來單解碼得地址線分為2組,這樣晶元設計得時候復雜度就低了
http://jky.yangtzeu.e.cn/microcomputer/ziyuan.files/%B5%DA5%D5%C2%20%CE%A2%D0%CD%BC%C6%CB%E3%BB%FA%B4%E6%B4%A2%C6%F7%CF%B5%CD%B3%BD%E1%B9%B9.ppt
Ⅳ 雙解碼結構的地址解碼器有什麼優點
存儲器的地址解碼方式可分為全地址解碼、部分地址解碼、線選解碼三種。
(1)全地址解碼就是構成存儲器時要使用全部20位地址信號,即所有的高位地址信號用來作為解碼器的輸入,低位地址信號接存儲晶元的地址輸入線,從而使得存儲器晶元上的每一個單元在內存空間中有唯一的一個地址。全解碼的優點是每個晶元的地址范圍是唯一確定,而且各片之間是連續的。缺點是解碼電路比較復雜。
(2)部分地址解碼方式是僅把地址匯流排的一部分地址信號線與存儲器相連,通常是用高位地址信號的一部分而不是全部作為片選解碼信號。部分地址解碼使地址出現重疊區而重疊的部分必須空著不準使用這就破壞了地址空間的連續性,也在實際上減小了總的可用存儲地址空間。部分地址解碼方式的優點是其解碼器構成比較簡單成本低。
(3)線選解碼指的是CPU高位地址線不經過解碼,直接(或經反相器)分別接存儲器晶元的片選端來區別各晶元的地址,這種地址解碼方法一般僅用於系統中只使用1~3個存儲晶元的情況。線選法的優點是電路簡單,無需片選解碼電路,缺點是存在地址不連續,CPU的定址空間利用率低。
Ⅳ 存儲器片內地址解碼有哪幾種工作方式
部分解碼法，全部解碼法線選法電路簡單，但是會造成地址堆疊，空間利用率低且具體編程時不易編織；全解碼法的晶元利用率高，不會出現地址堆疊，但是電路比起...
Ⅵ 地址是由二進制代碼表示的，為什麼還要對地址碼進行解碼才能找到相應的存儲單元謝了，希望大家幫忙看一下
考慮這樣一個簡單的例子：拿3-8線解碼器來說，它的輸入是三個地址位，而輸出是八根線，為什麼呢？因為三位的二進制數也會有八種組合：000 001 010 011 100 101 110 111 ,並非只用這三位就可以驅動八個負載吧？如果我們認為010這個組合所標示的含義是想選中第二根線的話，那我們就讓第二根線輸出高電平，其他輸出低電平好了。 這樣一個過程就是地址解碼的含義，用有限的地址位的不同組合，可以控制和驅動多得多的負載線。我們知道32位的地址線就可以在4G的范圍內定址，如果這個只用32跟數據線的話，顯然不可能驅動這么多的負載吧。
另外一個簡單的例子：比如一個辦公樓里有1024盞燈，如果我想在主控制室里控制著1024盞燈，是不是需要給每個燈接一條控制線呢？理論上是可以，不過，如果這樣的話，我想關掉第799盞燈時就不得不使勁找到第799條控制線，再想關掉第307盞燈時不得不找第307根線，這樣也太麻煩了吧？不過我們知道2的十次方就可以表示1024這樣一個數據規模，那就可以用十根線做控制了，我想關掉第256盞燈時，直接輸入256，系統自動把256轉換成二進制碼然後解碼就可以找到第256盞燈，也就是說用十根線就可以控制1024盞燈，這樣就比較方便了。
而在處理器內部，其實定址和上面的開、關燈是同樣的道理，不同的是，處理器內部更需要在不同的位之間的高速切換。人工手動切換不可能做到這么快。地址解碼器就可以實現。
這個是我個人的理解，我覺得應該還有其他的原因。
你還這是個好學的人，以前我們將這個的時候，大家根本就沒有自己思考過就完全接受了老師的知識，現在才發現，好多知識我們都是想當然的接受了，其實自己根本沒有理解到位。
Ⅶ 在存儲器的內部結構中,解碼器的作用是
在存儲器的內部結構中,解碼器的作用是？簡單講，編譯器就是將「一種語言（通常為高級語言）」翻譯為「另一種語言（通常為低級語言）」的程序。一個現代編譯器的主要工作流程：源代碼 (source code) → 預處理器 (preprocessor) → 編譯器 (compiler) → 目標代碼 (object code) → 鏈接器 (Linker) → 可執行程序 (executables)
高級計算機語言便於人編寫，閱讀交流，維護。機器語言是計算機能直接解讀、運行的。編譯器將匯編或高級計算機語言源程序（Source program）作為輸入，翻譯成目標語言（Target language）機器代碼的等價程序。源代碼一般為高級語言 (High-level language)， 如Pascal、C、C++、Java、漢語編程等或匯編語言，而目標則是機器語言的目標代碼（Object code），有時也稱作機器代碼（Machine code）。
對於C#、VB等高級語言而言，此時編譯器完成的功能是把源碼（SourceCode）編譯成通用中間語言（MSIL/CIL）的位元組碼（ByteCode）。最後運行的時候通過通用語言運行庫的轉換，編程最終可以被CPU直接計算的機器碼（NativeCode）。
中文名
編譯器
外文名
Compiler
別稱
解碼器
表達式
源代碼→預處理器 → 編譯器 → 目標代碼
提出者
葛麗絲·霍普
Ⅷ 存儲器的解碼方式有哪兩種簡述各自的優缺點。
存儲器的解碼方式有哪兩種?簡述各自的優缺點，一個快，一個多
Ⅸ 若存儲器中有1k個存儲單元，採用雙解碼方式要求解碼輸出線有幾根
採用雙解碼方式要求解碼輸出線需要64根。
計算過程：
因為存儲器中有1K個存儲單元，2^10=1K=1024，所以說需要的地址線為為10根，也就是說需要10根輸入線，所以說如果直接解碼的話需要10根輸出線，但是題目要求採用雙解碼，所以行縱各需要10/2=5。所以地址的話平分成5+5的形式。
所以每一個方向的解碼的地址線數為2^5=32根，又因為雙解碼，所以32*2=64。所以需要64根輸出線。
(9)為什麼存儲器採取二維解碼擴展閱讀：
地址解碼有兩種方式：一種是單解碼方式，或稱為字結構方式、另一種是雙解碼方式，或稱為X-Y解碼結構。
雙解碼方式對應位結構和字結構的存儲器，與單解碼相比減少了選擇線數目和驅動器的數目。
存儲器是許多存儲單元的集合，按單元號順序排列。每個單元由若干三進制位構成，以表示存儲單元中存放的數值。
存儲器是用來存放數據的集成電路或介質，常見的存儲器有半導體存儲器（ROM、RAM）、光存儲器（如CD、VCD、MO、MD、DVD）、磁介質存儲器（如磁帶、磁碟、硬碟）等。
存儲器是計算機極為重要的組成部分，有了它計算機才具有存儲信息的功能，使計算機可以脫離人的控制自動工作。
RAM存儲器主要用於存放各種現場數據、中間計算結果，以及主機與外設交換信息等，它的存儲單元的內容既可讀出，又可寫入。ROM存儲器中存儲的信息只能讀出，不能寫入，如PC機主板上的存放BIOS程序的晶元就是ROM存儲器。