⑴ 晶元的可靠性測試
姓名：李沈軒 學號：20181214373 學院：廣研院
【原文鏈接】 晶元可靠性介紹 - 知乎 (hu.com)
【嵌牛導讀】本文介紹了晶元的可靠性測試
【嵌牛鼻子】可靠性測試
【嵌牛提問】怎樣的晶元算得上好的晶元？什麼是晶元的可靠性測試？
【嵌牛正文】
晶元的好壞，主要是由市場，性能和可靠性三要素決定的。首先，在晶元的開發前期，需要對市場進行充分調研，才能定義出符合客戶需求的SPEC；其次是性能，IC設計工程師設計出來的電路需要通過designer 模擬，DFT電路驗證，實驗室樣品評估，及樣品出貨前的FT，才能認為性能符合前期定義的要求；最後是可靠性，由於經過測試的晶元只能保證客戶在剛拿到樣品的時候是好的，所以還需要進行一系列應力測試，模擬客戶端一些嚴苛使用條件對晶元的沖擊，以評估晶元的壽命及可能存在的質量風險。
晶元的使用壽命根據浴盆曲線（Bathtub Curve），分為三個階段，第一階段是初期失效： 一個高的失效率。由製造，設計等原因造成。第二階段是本徵失效： 非常低的失效率，由器件的本徵失效機制產生。第三個階段： 擊穿失效，一個高的失效率
浴盆曲線
可靠性實驗就是通過施加應力，繪制出晶元的生命周期曲線，以便客戶能在安全的范圍內使用。
晶元在不同階段要做的可靠性如下圖所示：
對於新產品的可靠性來說，wafer，封裝，包裝和量產階段的可靠性通常由對應的晶圓廠/封測廠把控，與舊產品之間的差異不大。新產品的可靠性需要重點關注的就是成品測試階段的可靠性實驗，下面針對這些可靠性實驗進行簡單介紹。
加速環境應力測試——主要考驗產品封裝的可靠性
PC(precondition)
評估晶元在包裝，運輸，焊接過程中對溫度、濕度沖擊的抗性，僅對非封閉的封裝（塑封）約束。模擬焊接過程高溫產生內部水汽對內部電路的影響，是封裝可靠性測試前需要進行的測試。
HAST(Highly Accelerated Stress Test)
晶元長期存儲條件下，高溫和時間對器件的影響。僅針對塑封，分為帶偏置（hast)和不帶偏置uhast的測試，UHAST需要提前PC處理
TC(temperature cycling)
檢測晶元是否會因為熱疲勞失效，TC也需要提前PC處理
高低溫交替變化下機械應力承受能力，可能導致晶元永久的電氣或物理特性變化
HTSL(High temperature storage life test）
長期存儲條件下，高溫和時間對器件的影響，HTSL不需要做PC預處理
加速壽命模擬測試——主要考驗產品電氣可靠性
HTOL(High Temperature Operation Life)
主要用於評估晶元的壽命和電路可靠性，可以用2種方式進行測試：DFT測試模式和EVA板測試模式。
ELFR(early fail)
早期壽命失效率，需要的樣本量比較大
EDR(nonvolatile memory write/erase enrance, data retention and operational life test)
非易失性存儲器耐久實驗，僅針對包含該性能的晶元才需要驗證
電氣特性確認測試——主要考驗產品的電氣可靠性
HBM(Human-Body Model)
模擬人體帶電接觸器件放電發生的靜電放電模型
CDM(Charged Device Mode)
模擬器件在裝配、傳遞、測試、運輸及存儲過程中帶電器件通過管腳與地接觸時，發生對地的靜電放電模型
LU(latch up)
要是針對NMOS、CMOS、雙極工藝的集成電路。測試正/反向電流和電源電壓過壓是否會對晶元產生鎖定效應的測試。
任何一顆IC晶元，除了設計，流片，封裝測試外，必須進行以上所述的可靠性驗證。正常完成一批可靠性實驗需要至少兩個月的時間，而廠家至少需要測試3批次的可靠性才算將產品可靠性驗證完成；此外，可靠性測試很多測試項需要在第三方實驗室進行測試，測試板，測試座及測試費用都是一筆不小的開銷。因此，可靠性測試可以稱得上是一項耗時耗財的大工程。然而，正因為其測試項多，覆蓋面廣，所以才能保證客戶使用的晶元足夠可靠。因此，可靠性測試也是晶元生命周期中不可或缺的一部分。
⑵ 晶元工作原理
晶元的工作原理是：將電路製造在半導體晶元表面上從而進行運算與處理的。
集成電路對於離散晶體管有兩個主要優勢：成本和性能。成本低是由於晶元把所有的組件通過照相平版技術，作為一個單位印刷，而不是在一個時間只製作一個晶體管。
性能高是由於組件快速開關，消耗更低能量，因為組件很小且彼此靠近。2006年，晶元面積從幾平方毫米到350 mm²，每mm²可以達到一百萬個晶體管。
數字集成電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯門、觸發器、多任務器和其他電路。
這些電路的小尺寸使得與板級集成相比，有更高速度，更低功耗（參見低功耗設計）並降低了製造成本。這些數字IC，以微處理器、數字信號處理器和微控制器為代表，工作中使用二進制，處理1和0信號。
(2)晶圓級磁存儲器件測試擴展閱讀：
在使用自動測試設備（ATE）包裝前，每個設備都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為晶片（「die」）。
每個好的die被焊在「pads」上的鋁線或金線，連接到封裝內，pads通常在die的邊上。封裝之後，設備在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成本可以達到低成本產品的製造成本的25%，但是對於低產出，大型和/或高成本的設備，可以忽略不計。
晶圓的成分是硅，硅是由石英沙所精練出來的，晶圓便是硅元素加以純化（99.999%），接著是將這些純硅製成硅晶棒，成為製造集成電路的石英半導體的材料，將其切片就是晶元製作具體所需要的晶圓。晶圓越薄，生產的成本越低，但對工藝就要求的越高。
⑶ 當前計算機內存儲器使用的是什麼材料
晶圓
由於是晶體材料，其形狀為圓形，所以稱為晶圓。襯底材料有硅、鍺、GaAs、InP、GaN等。由於硅最為常用，如果沒有特別指明晶體材料，通常指硅晶圓。
在硅晶片上可加工製作成各種電路元件結構，而成為有特定電性功能的集成電路產品。晶圓的原始材料是硅，而地殼表面有用之不竭的二氧化硅。
(3)晶圓級磁存儲器件測試擴展閱讀
經常會看到有些以尺寸表示的晶圓廠，如12英寸晶圓廠，8英寸晶圓廠。12英寸指的是晶圓的直徑，差不多相當於300mm，晶圓尺寸越大，製造難度越高，切割的出來的晶元也會更多。隨著晶元尺寸越來越小，一塊晶圓上可以切割出數千個晶元。
12英寸目前是市場的主流，將近七成的晶圓產能為12英寸，8英寸的產能逐漸減少。接下來就是包括光刻，製作晶體管，晶圓切割，測試，封裝等一系列復雜工序，最後得到晶元成品。
⑷ 半導體廠商如何做晶元的出廠測試
封裝之後的測試不熟，有FT、SLT等，具體不詳，yield map一類，以前在fab的時候，看到的是結果，具體測法不詳，說一下fab晶元製造完成之後的測試吧。
1，出廠必測的WAT，wafer acceptance test，主要是電性能測試，每一類晶體管的參數，電壓電容電阻等，每一層金屬的電阻，層間的電容等，12寸廠的晶圓抽測9顆樣點，均勻分布在整個wafer上，答主熟悉的55nm技術，每一個樣點上必測70~120個參數，整片wafer測完約需要10~15分鍾，設備主要是安捷倫和東電的；
2，在晶圓製造過程中監測膜厚、線寬等，膜厚是13點，線寬是9點；
3，光學鏡頭晶元還會測試wafer的翹曲度、整體厚度值，要配合後端晶元的再制備；
4，在測試晶元（非生產性正常檢測）的時候，還會測試NBTI、TDDB、GOV等；
5，其他根據晶元特性的測試。