① 儲存器的工藝特徵
隨機存儲器對於任意一個地址，以相同速度高速地、隨機地讀出和寫入數據的存儲器(寫入速度和讀出速度可以不同)。存儲單元的內部結構一般是組成二維方矩陣形式，即一位一個地址的形式(如64k×1位)。但有時也有編排成便於多位輸出的形式(如8k×8位)。存儲器技術特點分析，這種存儲器的特點是單元器件數量少，集成度高，應用最為廣泛(見金屬-氧化物-半導體動態隨機存儲器)。
只讀存儲器用來存儲長期固定的數據或信息，如各種函數表、字元和固定程序等。其單元只有一個二極體或三極體。一般規定，當器件接通時為「1」,斷開時為「0」，反之亦可。若在設計只讀存儲器掩模版時,就將數據編寫在掩模版圖形中，光刻時便轉移到硅晶元上。存儲器技術特點分析，其優點是適合於大量生產。但是，整機在調試階段，往往需要修改只讀存儲器的內容，比較費時、費事，很不靈活(見半導體只讀存儲器)。
串列存儲器的單元排列成一維結構，猶如磁帶。首尾部分的讀取時間相隔很長，因為要按順序通過整條磁帶。半導體串列存儲器中單元也是一維排列，數據按每列順序讀取，如移位寄存器和電荷耦合存儲器等。存儲器技術特點分析，砷化鎵半導體存儲器如1024位靜態隨機存儲器的讀取時間已達2毫秒，預計在超高速領域將有所發展。
② 只讀存儲器ROM。PROM。EPROM有什麼區別
ROM 只讀存儲器：ROM內部的資料是在ROM的製造工序中，在工廠里用特殊的方法被燒錄進去的，其中的內容只能讀不能改。
PROM 可編程ROM：最初從工廠中製作完成的PROM內部並沒有資料，用戶可以用專用的編程器將自己的資料寫入，但是這種機會只有一次，一旦寫入後也無法修改。
EPROM 可擦除可編程ROM：晶元可重復擦除和寫入。
還有EEPROM,FLASH ROM.
③ MIT是什麼意思
美國麻省理工學院（Massachusetts Institute of Technology，MIT即馬薩諸塞州理工學院麻省理工學院網站： http://www.mit.e/ 校訓:Mens et Manus (Mind and Hand) 既學會動腦，又學會動手學校類型 私立 、專門性大學宗教關系 無 組成機構：設有6個學院，8個頂尖研究所建立時間 1861年 所在地 美國，馬薩諸塞州，劍橋 學生數量 10340 教師數量 974 校園環境 市區[編輯本段]麻省理工學院歷史沿革麻省理工學院於1861年由一位著名的自然科學家威廉·巴頓·羅傑斯創立。他希望能夠創建一個自由的學院來適應正快速發展的美國。由於南北戰爭，直到1865年MIT才迎來了第一批學生。隨後其在自然及工程領域迅速發展。在大蕭條時期，MIT曾一度被認為會同哈佛大學合並，但在該校學生的抗議之下，被迫取消了這一計劃。1916年MIT從波士頓遷往劍橋。近一個世紀來的發展，麻省理工學院已經發展成全世界極為重要的高科技知識殿堂及研發基地。因為二戰和冷戰，美國政府在自然及工程科學上大量投資，使得MIT在這段時間內迅速發展；過去50多年麻省理工也為美國政府製造許多威力極大的高科技武器[5]。20世紀MIT最主要的成就是由傑·弗里斯特領導的旋風工程，其製造出了世界上第一台能夠實時處理資料的機器「旋風」，並發明了磁芯存儲器。這為個人電腦的發展做出了歷史性的貢獻。而在1980年代，麻省理工大力幫忙美國政府研發B-2幽靈隱形戰略轟炸機，顯示出先進的「精確飽和攻擊」能力[6][7][8]。2006年，麻省理工學院研究人員以病毒建造電池，2006年度美國高等學府捐贈基金回報排名榜，此次麻省理工學院（MIT）脫穎而出，以23%的回報率力壓排名第2的耶魯大學，名列全美能力最高的大學捐贈基金。另外，麻省理工也研發了世界上第一個有人類感情的機器人Kismet[9]。一個2007年最新的報告指出麻省理工學院在對近代科學「革命」的貢獻目前領先世界第一，是目前21世紀培養諾貝爾獎得主最多的大學(過去六年共16位得主)；同一筆報告指出，哈佛大學對科學研究的貢獻已在近年來衰弱了許多，而且哈佛傳統的教學方法在本世紀已跟不上麻省理工的先端高科技教法。2007年1月，一位麻省理工生物系教授發現了一組最新的核糖核酸(RNA)綱，這對未來基因的組合有偉大的突破[10]。2007年4月，麻省理工電機系的一研究隊發明了不用電池就能使用的筆記本電腦[11]，預計在不久的將來將會轟動整個電子市場。2007年5月，麻省理工一組太空科學研究隊發現了宇宙中最熱的行星(攝氏2040度C)[12]。2007年6月，麻省理工學院宣布，他們已經運用電磁共振技術，不須使用電線，就能隔空傳輸電力，讓一顆六十瓦的燈泡發光。這意味手機、筆記型電腦等小家電，未來可以無線充電，無須再使用電池或充電插座[編輯本段]概況現狀麻省理工學院（Massachusetts Institute of Technology，MIT）是美國培養高級科技人才和管理人才、從事科學與技術教育與研究的一所私立大學。1865年創建於波士頓，1961年遷到現在所在的坎布里奇。位於馬薩諸塞州（Massachusetts）的劍橋（Cambridge），查爾斯河（Charles River）將其與波士頓的後灣區（Back Bay）隔開.雖然後來增設了人文、社會科學等系科，但該學院仍保持了其純技術性質的特色，主要培養工程師和技術人員，其辦學方向是把理論科學和應用科學的教育與研究結合起來。MIT創建之初，只有15名學生。經過近140年的發展，現已有學生近萬名，並且已被世界公認為與牛津、劍橋、哈佛等老牌大學齊名的、以理工科為主的、綜合性的世界一流大學。 MIT依靠其在自然科學、工程學、建築學、人文科學和社會科學以及管理學等方面的實力，致力於對學生進行科學和技術知識的教育，通過優秀的教育、研究和公共服務，來為社會做貢獻。這一使命是通過創建者的遠見卓識和後繼者們「識時務者為俊傑」的辦學理念以及理工與人文融通，博學與專精兼取，教學與實驗並重的辦學方針來實現的。 MIT是一個令人激動的地方。學生之所以報考，是因為它除了擁有最好的自然科學分院、工程分院和管理分院外，還擁有一流的建築與規劃分院、人文科學和社會科學分院；是因為它擁有學生所需要的學位計劃和課程，是因為學生們甚至新生都可以聆聽到諾貝爾獎得主的教誨，是因為學校會給學生無數的良機，讓學生與世界上著名的科學家共同研究。學生和教授間的關系很親密，在教授與高才生之間培養了一種良好的合作精神。學生們在MIT可以同與他們相似的人——科學和數學方面的佼佼者、傑出的音樂家、運動員、企業家和團體領導者共同生活和學習。MIT能為學生提供以分期付款的方式償還的資助。但「MIT並不是只要用功的學生就能念的學校」，它有高度的科學傾向和嚴格的必修科目：所有學生要在一年之內修完微積分和物理，一個學期之內修完生物和化學；二年級時，學生要求在各自不同的學科領域修完3種課程，同時要取得實驗方面的成績；為保證MIT學生能獲得真正有意義的自由科學教育，學校規定每個學生要花8個學期的時間學習人文和社會學科。正因為如此，在第一年，學校為緩解壓力，全面採用了避免失敗的成績考核法。 MIT是一所重視科學、技術和管理的世界一流大學，它在宇宙科學、原子科學、航天技術、生物工程等領域的科學研究居美國領先地位，並因與商業界和政府的密切關系而聞名世界。MIT是高強度的、有創造力的和企業家式的。盡管它擁有一流的文藝教育計劃，但不容置疑的是，這些條件都不能當作投考MIT的主要原因，因為畢業生所得到的學位還是理學士，MIT的本質依然在於它的科學技術。[編輯本段]歷史沿革麻省理工學院於1861年由威廉·巴頓·羅傑斯（William Barton Rogers）一位著名的自然科學家創立。他希望能夠創建一個自由的學院來適應正快速發展的美國。由於南北戰爭，直到1865年MIT才迎來了第一批學生。隨後其在自然及工程領域迅速發展。在大蕭條時期，MIT曾一度被認為會同哈佛大學合並，但在該校學生的抗議之下，被迫取消了這一計劃。1916年MIT從波士頓遷往劍橋。因為二戰和冷戰，美國政府在自然及工程科學上大量投資，使得MIT在這段時間內迅速發展。20世紀MIT最主要的成就是由傑·弗里斯特領導的旋風工程，其製造出了世界上第一台能夠實時處理資料的機器「旋風」，並發明了磁芯存儲器。這為個人電腦的發展做出了歷史性的貢獻。
④ DRAM存儲器的中文和含義
DRAM存儲器的中文是動態隨機存取存儲器。
含義：為了保持數據，DRAM使用電容存儲，所以必須隔一段時間刷新（refresh）一次，如果存儲單元沒有被刷新，存儲的信息就會丟失。
寫操作時，寫選擇線為"1"，所以Q1導通，要寫入的數據通過Q1送到Q2的柵極，並通過柵極電容在一定時間內保持信息。
讀操作時，先通過公用的預充電管Q4使讀數據線上的分布電容CD充電，當讀選擇線為高電平有效時,Q3處於可導通的狀態。若原來存有"1",則Q2導通，讀數據線的分布電容CD通過Q3、Q2放電,此時讀得的信息為"0"，正好和原存信息相反。
若原存信息為"0",則Q3盡管具備導通條件，但因為Q2截止，所以，CD上的電壓保持不變，因而，讀得的信息為"1"。可見，對這樣的存儲電路，讀得的信息和原來存入的信息正好相反,所以要通過讀出放大器進行反相再送往 數據匯流排。
(4)存儲器MIT工藝擴展閱讀：
在半導體科技極為發達的中國台灣，內存和顯存被統稱為記憶體（Memory），全名是動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）。
基本原理就是利用電容內存儲電荷的多寡來代表0和1，這就是一個二進制位元（bit），內存的最小單位。
DRAM的結構可謂是簡單高效，每一個bit只需要一個晶體管另加一個電容。但是電容不可避免的存在漏電現象，如果電荷不足會導致數據出錯，因此電容必須被周期性的刷新（預充電），這也是DRAM的一大特點。
而且電容的充放電需要一個過程，刷新頻率不可能無限提升（頻障），這就導致DRAM的頻率很容易達到上限，即便有先進工藝的支持也收效甚微。隨著科技的進步，以及人們對超頻的一種意願，這些頻障也在慢慢解決。
⑤ 當前計算機內存儲器使用的是什麼材料
晶圓
由於是晶體材料，其形狀為圓形，所以稱為晶圓。襯底材料有硅、鍺、GaAs、InP、GaN等。由於硅最為常用，如果沒有特別指明晶體材料，通常指硅晶圓。
在硅晶片上可加工製作成各種電路元件結構，而成為有特定電性功能的集成電路產品。晶圓的原始材料是硅，而地殼表面有用之不竭的二氧化硅。
(5)存儲器MIT工藝擴展閱讀
經常會看到有些以尺寸表示的晶圓廠，如12英寸晶圓廠，8英寸晶圓廠。12英寸指的是晶圓的直徑，差不多相當於300mm，晶圓尺寸越大，製造難度越高，切割的出來的晶元也會更多。隨著晶元尺寸越來越小，一塊晶圓上可以切割出數千個晶元。
12英寸目前是市場的主流，將近七成的晶圓產能為12英寸，8英寸的產能逐漸減少。接下來就是包括光刻，製作晶體管，晶圓切割，測試，封裝等一系列復雜工序，最後得到晶元成品。
⑥ 半導體存儲器有幾類，分別有什麼特點
1、隨機存儲器
對於任意一個地址，以相同速度高速地、隨機地讀出和寫入數據的存儲器（寫入速度和讀出速度可以不同）。存儲單元的內部結構一般是組成二維方矩陣形式，即一位一個地址的形式(如64k×1位)。但有時也有編排成便於多位輸出的形式（如8k×8位）。
特點：這種存儲器的特點是單元器件數量少，集成度高，應用最為廣泛（見金屬-氧化物-半導體動態隨機存儲器）。
2、只讀存儲器
用來存儲長期固定的數據或信息，如各種函數表、字元和固定程序等。其單元只有一個二極體或三極體。一般規定，當器件接通時為「1」,斷開時為「0」，反之亦可。若在設計只讀存儲器掩模版時,就將數據編寫在掩模版圖形中，光刻時便轉移到硅晶元上。
特點：其優點是適合於大量生產。但是，整機在調試階段，往往需要修改只讀存儲器的內容，比較費時、費事，很不靈活（見半導體只讀存儲器）。
3、串列存儲器
它的單元排列成一維結構，猶如磁帶。首尾部分的讀取時間相隔很長，因為要按順序通過整條磁帶。半導體串列存儲器中單元也是一維排列，數據按每列順序讀取，如移位寄存器和電荷耦合存儲器等。
特點：砷化鎵半導體存儲器如1024位靜態隨機存儲器的讀取時間已達2毫秒，預計在超高速領域將有所發展。
(6)存儲器MIT工藝擴展閱讀：
半導體存儲器優點
1、存儲單元陣列和主要外圍邏輯電路製作在同一個硅晶元上，輸出和輸入電平可以做到同片外的電路兼容和匹配。這可使計算機的運算和控制與存儲兩大部分之間的介面大為簡化。
2、數據的存入和讀取速度比磁性存儲器約快三個數量級,可大大提高計算機運算速度。
3、利用大容量半導體存儲器使存儲體的體積和成本大大縮小和下降。
⑦ 存儲器的原理是什麼
存儲器講述工作原理及作用
介紹
存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。
2.按存取方式分類
(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。
(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。
(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。
3.按信息的可保存性分類
非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。
永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。
4.按在計算機系統中的作用分
根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。
能力影響
從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。
通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。
影響有效數據速率的參數
有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。
匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。
顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。
DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。
大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。
存儲器讀事務處理
考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。
在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。
第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。
第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。
然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。
實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。
另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。
匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。
很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。
首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。
假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。
選擇技巧
存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。
選擇存儲器時應遵循的基本原則
1、內部存儲器與外部存儲器
一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。
2、引導存儲器
在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。
可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。
⑧ 半導體存儲器分為:RAM和ROM 可是書上說半導體存儲器是易失性的 那ROM為什麼不是易失性的和工藝有關么
RAM（隨即存儲器）原理是通過二極體上電流的導通表示1和0，沒有電流當然就沒有信號了。
早期rom（只讀存儲器）是直接把信號燒錄到電路里，只能讀不能寫。後來的可編程的PROM和EPROM都是通過物理手段改變線路而非電流
⑨ 存儲器的關鍵為什麼是半導體工藝和材料科學
現在存儲器無非是半導體或者金屬絡合物/高分子材料混合作為儲存介質，在同樣材料和大小下下，越精細的設計和加工工藝能儲存更多的信息。
反之，在相同設計和加工工藝下，不同材料儲存的信息容量也是不同的。所以。開發新材料也是重要的一點。
⑩ 內存儲器的發展歷程
對於用過386機器的人來說，30pin的內存，我想在很多人的腦海里，一定或多或少的還留有一絲印象，這一次我們特意收集的7根30pin的內存條，並拍成圖片，怎麼樣看了以後，是不是有一種久違的感覺呀！
30pin 反面 30pin 正面
下面是一些常見內存參數的介紹：
bit 比特，內存中最小單位，也叫「位」。它只有兩個狀態分別以0和1表示
byte位元組，8個連續的比特叫做一個位元組。
ns（nanosecond）
納秒，是一秒的10億分之一。內存讀寫速度的單位，其前面數字越小表示速度越快。
72pin正面 72pin反面
72pin的內存，可以說是計算機發展史的一個經典，也正因為它的廉價，以及速度上大幅度的提升，為電腦的普及，提供了堅實的基礎。由於用的人比較多，目前在市場上還可以買得到。
SIMM（Single In-line Memory Moles）
單邊接觸內存模組。是5X86及其較早的PC中常採用的內存介面方式。在486以前，多採用30針的SIMM介面，而在Pentuim中更多的是72針的SIMM介面，或者與DIMM介面類型並存。人們通常把72線的SIMM類型內存模組直接稱為72線內存。
ECC（Error Checking and Correcting）
錯誤檢查和糾正。與奇偶校驗類似，它不但能檢測到錯誤的地方，還可以糾正絕大多數錯誤。它也是在原來的數據位上外加位來實現的，這些額外的位是用來重建錯誤數據的。只有經過內存的糾錯後，計算機操作指令才可以繼續執行。當然在糾錯是系統的性能有著明顯的降低。
EDO DRAM（Extended Data Output RAM）
擴展數據輸出內存。是Micron公司的專利技術。有72線和168線之分、5V電壓、帶寬32bit、基本速度40ns以上。傳統的DRAM和FPM DRAM在存取每一bit數據時必須輸出行地址和列地址並使其穩定一段時間後，然後才能讀寫有效的數據，而下一個bit的地址必須等待這次讀寫操作完成才能輸出。EDO DRAM不必等待資料的讀寫操作是否完成，只要規定的有效時間一到就可以准備輸出下一個地址，由此縮短了存取時間，效率比FPM DRAM高20%—30%。具有較高的性/價比，因為它的存取速度比FPM DRAM快15%，而價格才高出5%。因此，成為中、低檔Pentium級別主板的標准內存。
DIMM（Dual In-line Memory Moles）
雙邊接觸內存模組。也就是說這種類型介面內存的插板兩邊都有數據介面觸片，這種介面模式的內存廣泛應用於現在的計算機中，通常為84針，由於是雙邊的，所以共有84×2=168線接觸，所以人們常把這種內存稱為168線內存。
PC133
SDRAM（Synchronous Burst RAM）
同步突發內存。是168線、3.3V電壓、帶寬64bit、速度可達6ns。是雙存儲體結構，也就是有兩個儲存陣列，一個被CPU讀取數據的時候，另一個已經做好被讀取數據的准備，兩者相互自動切換，使得存取效率成倍提高。並且將RAM與CPU以相同時鍾頻率控制，使RAM與CPU外頻同步，取消等待時間，所以其傳輸速率比EDO DRAM快了13%。SDRAM採用了多體（Bank）存儲器結構和突發模式，能傳輸一整數據而不是一段數據。
SDRAM ECC 伺服器專用內存
RDRAM（Rambus DRAM）
是美國RAMBUS公司在RAMBUSCHANNEL技術基礎上研製的一種存儲器。用於數據存儲的字長為16位，傳輸率極速指標有望達到600MHz。以管道存儲結構支持交叉存取同時執行四條指令，單從封裝形式上看，與DRAM沒有什麼不同，但在發熱量方面與100MHz的SDRAM大致相當。因為它的圖形加速性能是EDO DRAM的3-10倍，所以目前主要應用於高檔顯卡上做顯示內存。
Direct RDRAM
是RDRAM的擴展，它使用了同樣的RSL，但介面寬度達到16位，頻率達到800MHz，效率更高。單個傳輸率可達到1.6GB/s，兩個的傳輸率可達到3.2GB/s。
點評：
30pin和72pin的內存，早已退出市場，現在市場上主流的內存，是SDRAM，而SDRAM的價格越降越底，對於商家和廠家而言，利潤空間已縮到了極限，賠錢的買賣，有誰願意去做了？再者也沒有必要，畢竟廠家或商家們總是在朝著向「錢」的方向發展。
隨著 INTEL和 AMD兩大公司 CPU生產飛速發展，以及各大板卡廠家的支持，RAMBUS 和 DDRAM 也得到了更快的發展和普及，究竟哪一款會成為主流，哪一款更適合用戶，市場終究會證明這一切的。
機存取存儲器是電腦的記憶部件，也被認為是反映集成電路工藝水平的部件。各種存儲器中以動態存儲器（DRAM）的存儲容量為最大，使用最為普及，幾十年間它的存儲量擴大了幾千倍，存取數據的速度提高40多倍。存儲器的集成度的提高是靠不斷縮小器件尺寸達到的。尺寸的縮小，對集成電路的設計和製造技術提出了極為苛刻的要求，可以說是只有一代新工藝的突破，才有一代集成電路。
動態讀寫存儲器DRAM（Dynamic Random Access MeMory）是利用MOS存儲單元分布電容上的電荷來存儲數據位，由於電容電荷會泄漏，為了保持信息不丟失，DRAM需要不斷周期性地對其刷新。由於這種結構的存儲單元所需要的MOS管較少，因此DRAM的集成度高、功耗也小，同時每位的價格最低。DRAM一般都用於大容量系統中。DRAM的發展方向有兩個，一是高集成度、大容量、低成本，二是高速度、專用化。
從1970年Intel公司推出第一塊1K DRAM晶元後，其存儲容量基本上是按每三年翻兩番的速度發展。1995年12月韓國三星公司率先宣布利用0.16μm工藝研製成功集成度達10億以上的1000M位的高速（3lns）同步DRAM。這個領域的競爭非常激烈，為了解決巨額投資和共擔市場風險問題，世界范圍內的各大半導體廠商紛紛聯合，已形成若干合作開發的集團格局。
1996年市場上主推的是4M位和16M位DRAM晶元，1997年以16M位為主，1998年64M位大量上市。64M DRAM的市場佔有率達52%；16M DRAM的市場佔有率為45%。1999年64M DRAM市場佔有率已提高到78%，16M DRAM佔1%。128M DRAM已經普及，明年將出現256M DRAM。
高性能RISC微處理器的時鍾已達到100MHz～700MHz，這種情況下，處理器對存儲器的帶寬要求越來越高。為了適應高速CPU構成高性能系統的需要，DRAM技術在不斷發展。在市場需求的驅動下，出現了一系列新型結構的高速DRAM。例如EDRAM、CDRAM、SDRAM、RDRAM、SLDRAM、DDR DRAM、DRDRAM等。為了提高動態讀寫存儲器訪問速度而採用不同技術實現的DRAM有：
（1） 快速頁面方式FPM DRAM
快速頁面方式FPM（Fast Page Mode）DRAM已經成為一種標准形式。一般DRAM存儲單元的讀寫是先選擇行地址，再選擇列地址，事實上，在大多數情況下，下一個所需要的數據在當前所讀取數據的下一個單元，即其地址是在同一行的下一列，FPM DRAM可以通過保持同一個行地址來選擇不同的列地址實現存儲器的連續訪問。減少了建立行地址的延時時間從而提高連續數據訪問的速度。但是當時鍾頻率高於33MHz時，由於沒有足夠的充電保持時間，將會使讀出的數據不可靠。
（2） 擴展數據輸出動態讀寫存儲器EDO DRAM
在FPM技術的基礎上發展起來的擴展數據輸出動態讀寫存儲器EDODRAM（Extended Data Out DRAM），是在RAM的輸出端加一組鎖存器構成二級內存輸出緩沖單元，用以存儲數據並一直保持到數據被可靠地讀取時為止，這樣就擴展了數據輸出的有效時間。EDODRAM可以在50MHz時鍾下穩定地工作。
由於只要在原DRAM的基礎上集成成本提高並不多的EDO邏輯電路，就可以比較有效地提高動態讀寫存儲器的性能，所以在此之前，EDO DRAM曾成為動態讀寫存儲器設計的主流技術和基本形式。
（3） 突發方式EDO DRAM
在EDO DRAM存儲器的基礎上，又發展了一種可以提供更高有效帶寬的動態讀寫存儲器突發方式EDO DRAM（Burst EDO DRAM）。這種存儲器可以對可能所需的4個數據地址進行預測並自動地預先形成，它把可以穩定工作的頻率提高到66MHz。
（4） 同步動態讀寫存儲器SDRAM
SDRAM（Synchronous DRAM）是通過同步時鍾對控制介面的操作和安排片內隔行突發方式地址發生器來提高存儲器的性能。它僅需要一個首地址就可以對一個存儲塊進行訪問。所有的輸入采樣如輸出有效都在同一個系統時鍾的上升沿。所使用的與CPU同步的時鍾頻率可以高達66MHz～100MHz。它比一般DRAM增加一個可編程方式寄存器。採用SDRAM可大大改善內存條的速度和性能，系統設計者可根據處理器要求，靈活地採用交錯或順序脈沖。
Infineon Technologies(原Siemens半導體)今年已批量供應256Mit SDRAM。其SDRAM用0.2μm技術生產，在100MHz的時鍾頻率下輸出時間為10ns。
（5） 帶有高速緩存的動態讀寫存儲器CDRAM
CDRAM（Cached DRAM）是日本三菱電氣公司開發的專有技術，1992年推出樣品，是通過在DRAM晶元，集成一定數量的高速SRAM作為高速緩沖存儲器Cache和同步控制介面，來提高存儲器的性能。這種晶元用單一+3.3V電源，低壓TTL輸入輸出電平。目前三菱公司可以提供的CDRAM為4Mb和16Mb，其片內Cache為16KB，與128位內部匯流排配合工作，可以實現100MHz的數據訪問。流水線式存取時間為7ns。
（6） 增強型動態讀寫存儲器EDRAM（Enhanced DRAM）
由Ramtron跨國公司推出的帶有高速緩沖存儲器的DRAM產品稱作增強型動態讀寫存儲器EDRAM（Enhanced DRAM），它採用非同步操作方式，單一+5V工作電源，CMOS或TTL輸入輸出電平。由於採用一種改進的DRAM 0.76μm CMOS工藝和可以減小寄生電容和提高晶體管增益的結構技術，其性能大大提高，行訪問時間為35ns，讀/寫訪問時間可以提高到65ns，頁面寫入周期時間為15ns。EDRAM還在片內DRAM存儲矩陣的列解碼器上集成了2K位15ns的靜態RAM高速緩沖存儲器Cache，和後寫寄存器以及另外的控制線，並允許SRAM Cache和DRAM獨立操作。每次可以對一行數據進行高速緩沖。它可以象標準的DRAM對任一個存儲單元用頁面或靜態列訪問模式進行操作，訪問時間只有15ns。當Cache未命中時，EDRAM就把新的一行載入到Cache中，並把選擇的存儲單元數據輸出，這需要花35ns。這種存儲器的突發數據率可以達到267Mbytes/s。
（7） RDRAM（Rambus DRAM）
Rambus DRAM是Rambus公司利用本身研製的一種獨特的介面技術代替頁面方式結構的一種新型動態讀寫存儲器。這種介面在處理機與DRAM之間使用了一種特殊的9位低壓負載發送線，用250MHz同步時鍾工作，位元組寬度地址與數據復用的串列匯流排介面。這種介面又稱作Rambus通道，這種通道嵌入到DRAM中就構成Rambus DRAM，它還可以嵌入到用戶定製的邏輯晶元或微處理機中。它通過使用250MHz時鍾的兩個邊沿可以使突發數據傳輸率達到500MHz。在採用Rambus通道的系統中每個晶元內部都有它自己的控制器，用來處理地址解碼和面頁高速緩存管理。由此一片存儲器子系統的容量可達512K位元組，並含有一個匯流排控制器。不同容量的存儲器有相同的引腳並連接在同一組匯流排上。Rambus公司開發了這種新型結構的DRAM，但是它本身並不生產，而是通過發放許可證的方式轉讓它的技術，已經得到生產許可的半導體公司有NEC、Fujitsu、Toshiba、Hitachi和LG等。
被業界看好的下一代新型DRAM有三種：雙數據傳輸率同步動態讀寫存儲器（DDR SDRAM）、同步鏈動態讀寫存儲器（SLDRAM）和Rambus介面DRAM（RDRAM）。
（1） DDR DRAM（Double Data Rate DRAM）
在同步動態讀寫存儲器SDRAM的基礎上，採用延時鎖定環（Delay-locked Loop）技術提供數據選通信號對數據進行精確定位，在時鍾脈沖的上升沿和下降沿都可傳輸數據（而不是第一代SDRAM僅在時鍾脈沖的下降沿傳輸數據），這樣就在不提高時鍾頻率的情況下，使數據傳輸率提高一倍，故稱作雙數據傳輸率（DDR）DRAM，它實際上是第二代SDRAM。由於DDR DRAM需要新的高速時鍾同步電路和符合JEDEC標準的存儲器模塊，所以主板和晶元組的成本較高，一般只能用於高檔伺服器和工作站上，其價格在中低檔PC機上可能難以接受。
（2） SLDRAM（Synchnonous Link DRAM）
這是由IBM、HP、Apple、NEC、Fujitsu、Hyundai、Micron、TI、Toshiba、Sansung和Siemens等業界大公司聯合制定的一個開放性標准，委託Mosaid Technologies公司設計，所以SLDRAM是一種原本最有希望成為高速DRAM開放性工業標準的動態讀寫存儲器。它是一種在原DDR DRAM基礎上發展的一種高速動態讀寫存儲器。它具有與DRDRAM相同的高數據傳輸率，但是它比其工作頻率要低；另外生產這種存儲器不需要支付專利使用費，使得製造成本較低，所以這種存儲器應該具有市場競爭優勢。但是由於SLDRAM聯盟是一個鬆散的聯合體，眾多成員之間難以協調一致，在研究經費投入上不能達成一致意見，加上Intel公司不支持這種標准，所以這種動態存儲器反而難以形成氣候，敵不過Intel公司鼎立支持的Rambus公司的DRDRAM。SLDRAM可用於通信和消費類電子產品，高檔PC和伺服器。
（3） DRDRAM（Direct Rambus DRAM）
從1996年開始，Rambus公司就在Intel公司的支持下制定新一代RDRAM標准，這就是DRDRAM（Direct RDRAM）。這是一種基於協議的DRAM，與傳統DRAM不同的是其引腳定義會隨命令而變，同一組引腳線可以被定義成地址，也可以被定義成控制線。其引腳數僅為正常DRAM的三分之一。當需要擴展晶元容量時，只需要改變命令，不需要增加硬體引腳。這種晶元可以支持400MHz外頻，再利用上升沿和下降沿兩次傳輸數據，可以使數據傳輸率達到800MHz。同時通過把數據輸出通道從8位擴展成16位，這樣在100MHz時就可以使最大數據輸出率達1.6Gb/s。東芝公司在購買了Rambus公司的高速傳輸介面技術專利後，於1998年9月首先推出72Mb的RDRAM，其中64Mb是數據存儲器，另外8Mb用於糾錯校驗，由此大大提高了數據讀寫可靠性。
Intel公司辦排眾議，堅定地推舉DRDRAM作為下一代高速內存的標准，目前在Intel公司對Micro、Toshiba和Samsung等公司組建DRDRAM的生產線和測試線投入資金。其他眾多廠商也在努力與其抗爭，最近AMD宣布至少今年推出的K7微處理器都不打算採用Rambus DRAM；據說IBM正在考慮放棄對Rambus的支持。當前市場上同樣是64Mb的DRAM，RDRAM就要比其他標準的貴45美元。
由此可見存儲器的發展動向是：大容量化，高速化， 多品種、多功能化，低電壓、低功耗化。
存儲器的工藝發展中有以下趨勢：CHMOS工藝代替NMOS工藝以降低功耗；縮小器件尺寸，外圍電路仍採用ECL結構以提高存取速度同時提高集成度；存儲電容從平面HI-C改為深溝式，保證尺寸減少後的電荷存儲量，以提高可靠性；電路設計中簡化外圍電路結構，注意降低雜訊，運用冗餘技術以提高質量和成品率；工藝中採用了多種新技術；使DRAM的存儲容量穩步上升，為今後繼續開發大容量的新電路奠定基礎。
從電子計算機中的處理器和存儲器可以看出ULSI前進的步伐和幾十年間的巨大變化。