❶ 關於quartus時序約束方法
占空比約束沒問題 不寫也可以 預設就是50%
雖然都是用於pin的約束 tsu/th和offset不是一回事（offset是io的數據和時鍾的延遲 tsu/th是晶元里的dff的數據和時鍾的延遲關系 不考慮clock skew的話 應該滿足offset+tsu+delay <= T） 如果是registered-in/registered-out的設計 沒必要加tsu/th約束了
原則上講hold time不需要設的 這就是工藝的一個參數 選擇了器件以及環境條件以後 工具自然獲取了該參數
不管哪個廠家的fpga 肯定hold violation都少於setup violation的
如果出現這種情況 一般都是時鍾有問題 查一下clk是否使用了全局時鍾資源 再查一下TimeQuest選項Common Clock Path Pessimism Removal是否使能
❷ 大家的altera時序約束都怎麼做的
在Altera的quartusII下，添加*.sdc文件，使用TQ時序約束器來進行時序驗證，具體的語法可以參照altera網站的敘述以及例子工程
❸ 剛接觸quartusII玩FPGA的菜鳥提問：我在書上看的綜合之前除要有設計輸入外，還要有時序約束和管腳分配，但
可以不用加。時序可以通過菜單Assignment->Timing Analasys Settings來設，也可以直接修改工程約束文件（擴展名為.qsf）
在設計時，如果不指定管腳約束好時序約束，軟體將自動分配管腳，並且按照能綜合出的最快的頻率來處理。
❹ quartus 不同時鍾域怎麼約束
set_false_path或者set_clock_groups
❺ quartus時鍾約束不滿足怎麼處理
占空比約束沒問題 不寫也可以 預設就是50% 雖然都是用於pin的約束 tsu/th和offset不是一回事（offset是io的數據和時鍾的延遲 tsu/th是晶元里的dff的數據和時鍾的延遲關系 不考慮clock skew的話 應該滿足offset+tsu+delay
❻ 請問下 QUARTUS 里 時序約束的那些參數 是哪裡去找參數通過公式計算出的呢
金士頓窄版可能沒有正常的體質強
FSB：DRAM 是CPU外頻與內存頻率的比值
DDR800 內存的頻率就是400
一般主板就認定四百了，主板一般不會讓內存頻率高於四百的，所以你超頻以後，主板出於對內存的保護就把內存頻率降下來了
比值是多少只是告訴你一個比例公式而已，並不代錶快慢
答案補充
這是你的內存是800就只能到八百啦~超過八百就是內存超頻了
❼ Quartus II 怎麼利用已有的TCL腳本 配置管腳
在工程文件下，重命名就好，命名為頂層文件名。不懂得可以追問，因為我也不知道你自己的TCL文件是否有問題
❽ 哪位好心的大俠教我如何編寫fpga中具體項目的時序約束文件SDC嗎
點擊timequest,再依次點擊左邊tasks裡面的create timing netlist,read sdc file, update timing netlist.
然後點擊上面的菜單constraints－create clock
clock name :隨便添
period: 時鍾周期（25MHz則對應40ns)
rising和falling是用來改變占空比的，一般點空比為50%，默認值，所以不填。
targets: 選右邊的browns,collection 選get_pins中25MHz對應的模塊的clk埠。可以多選。
然後OK，再回到create clock里選run。
再點擊timequest里tasks里的write sdc file...
則寫完sdc文件了。
❾ quartus II的時序約束和程序優化主要依靠哪些設置
速度不是靠時序約束出來的，它是檢查你的設計（代碼設計）能不能達到你想要的要求，有沒有違反規則，然後去修改。要想提高速度，還是先培養寫代碼的能力吧，如流水線設計等。。希望能幫到你