❶ 做流片ASIC和做FPGA的RTL 設計之間有什麼不同嗎
ASIC前端需要考慮的東西更多，你的估計是對的。除此之外還有DFT設計等方面，的確ASIC前端要比FPGA更難。
但是問題是這樣的，誰也不可能光靠本科或者碩士選幾門相關課程就能保證入職。比如說碩士學了模擬前端設計的想想也不可能一畢業就有人招你去做通信晶元，數字也是一樣的。ASIC是很大的投資，都是資本雄厚的企業參與的游戲，企業肯定也不會找新手去做。大家都是從生手一步一步過來的。你不如把FPGA當成將來ASIC職位的跳板，先把手邊容易做的事做好比一上來吃個胖子貪多嚼不爛總要強些。
設計方面，fpga考慮的更多的是怎麼用ram去實現一個復雜功能，而不是用寄存器去搭，對於多路處理，fpga一般都是採用時分復用來節省資源，而不是例化多路，fpga考慮的更多是資源怎麼充分利用，寄存器和ram的均衡，asic考慮功耗，可靠性比較多，兩年前，做的一個項目直接從asic移植到fpga晶元直接資源爆掉(很猛的片子），發現有個功能點asic全部用寄存器搭的，沒有辦法方案重做，修改成ram方案，寄存器只有原來的1/10,ram多了很多，ram就在那裡不用白不用，最近做的一個項目也是借鑒晶元方案，晶元中很多定點數的乘法都是用移位來實現的，為了節約面積這樣很多系數就只能是1/2,1/4...1/2^n，會影響性能，邏輯的方案就不用這么搞了，我直接就用dsp已經在那裡了，直接用，所
如果不那麼地追求性能的話，其實沒太大差別。如果要摳性能，那就要理解Asic和Fpga對於電路的實現原理了。
我舉個簡單點的例子，比方對於狀態機的實現，Asic就比較青睞格雷碼，而Fpga則傾向於獨熱碼。為什麼呢？這是因為格雷碼狀態少，所以Asic實現時所需要的寄存器就少，資源就比較少；獨熱碼的狀態雖然多，但相應的組合邏輯少，而在Fpga實現時，主要受限於組合邏輯的之間的互連。
再有，Fpga多半會調用Fpga廠商提供的ip，而Asic可能都要自己設計，雖然SoC那麼火，基於ip的設計
❷ 怎樣學好ASIC/FPGA/CPLD 設計(數字前端）
一本書，一塊板子。。。足夠
其實要想變強，最實驗才是王道。從跑馬燈開始到數字鍾，在做FIFO，sdram控制等復雜實驗。只有在實驗裡面積累經驗，才能變強。
如果能進項目就更好，記住，數字前端，光看書，不頂用，一定要做實驗，腦子里銘記，自己寫的代碼對應的電路是什麼，切記切記~~~
❸ 數字前端開發和FPGA開發是什麼關系
數字前端開發指的是模數轉換部分吧，FPGA是處理數字信號的器件，不能接收模擬信號，所以需要外加AD轉換，將模擬信號轉換為數字信號，供FPGA來處理。
包括做機器視覺的，好多用的是模擬相機(非我們平時的數碼相機)，經過高速AD進行模數轉換，之後傳到數字信號處理器中處理，可以用FPGA來處理，外國有人使用FPGA做的IP相機很牛的，其處理速度是專用DSP的5倍。
工業上需要將好多模擬信號轉化為數字信號，溫度、壓力、速度……模擬信號轉化為數字信號之後，才能交給工控機進行處理，所以我感覺數字前端開發應該是模數轉換部分。
❹ 如果打算做ASIC前端設計的話，改經歷那裡些步驟呢
1.數字信號處理技術,
2.自動化控制原理,
3.半導體微電子原理學.
4.現代通信技術.
5.數字編碼解碼原理學.
6.ASIC布局,綜合與前模擬,模擬,後模擬,系統驗證.
ASIC基本上用於通信,電信與控制系統當中,上述知識是對數學與電子物理學的高層次應用而產生,必須掌握.
❺ ASIC晶元從研發到生產的整個過程是怎麼樣的能詳細的介紹一下嗎
拿到設計要求和指標-〉選定庫-〉進行HDL描述(此步開始為前端)-〉編譯、模擬-〉由EDA工具輔助進行綜合-〉得到RTL級描述（門級網表）-〉調用庫文件+版圖布局布線（姑且從這步稱為後端）-〉各類優化-〉模擬、驗證-〉流片-〉封裝-〉測試
注意，以上僅為ASIC（半定製）設計流程，而且ASIC設計過程相對全定製設計簡單，一般也不怎麼區分前後端設計。
另：晶圓是一大片單晶硅，構成晶元的無數半導體管子（三極體或MOS之類的），全部是在此矽片上通過光刻、摻雜、淀積等步驟集成上去的。等工藝完成後，經過切割和封裝就可以製造好晶元的。
❻ 數字IC、ASIC前端、FPGA、硬體類求職招聘一般會上哪些網站
360行業招聘旗下網站IC人才網是中國最大IC行業招聘網站，是專業為IC設計、IC 銷售、晶圓製造、封裝測試及半導體裝備等企事業單位以及相關從業人員提供招聘、求職、人才測評、培訓等服務的專業人才網站。IC人才網依託強大的網路平台，為泛IC行業企業和求職者構建了「服務專業」和「專業服務」的行業人才匹配對接式求職招聘平台。
❼ soc前端是做什麼的
soc前端
體系級：演算法分析，體系架構定義，DFT方案，低功耗方案設計，時鍾方案，復位方案，電源設計方案，軟硬體系統設計，模擬方案等。
RTL實現：模塊劃分，RTL實現
功能模擬
流程：綜合，DFT，靜態時序分析（有的公司把這塊定義為後端，有的定義為前端）
注意對於剛畢業的學生來說，前端設計為後三項。
❽ 如何才能做上ASIC設計工程師需要學些什麼
ASIC大體分為數字和模擬方向。如果做模擬方向，需要掌握模擬電子電路，信號與系統，半導體物理與微電子學基礎等基礎知識。如果做數字方向，則需要掌握數字電子電路，Verilog HDL或VHDL語言，超大規模集成電路基礎知識。此外，數字ASIC設計師又分為前端設計和後端設計，前端設計除了剛才說的，還需要了解數字IC的基本設計流程，綜合（Synthesis），Design For Test（DFT），靜態時序分析（STA），低功耗設計，以及主流片上數字匯流排協議（如AMBA等），如果想做前端驗證，還需要懂SystemVerilog，UVM等驗證方法學。最重要的是，學會了這些基本知識和工具只是第一步，假如要設計通信晶元，你怎麼能不動通信相關的知識呢？此外，如果要做大規模的SOC，軟體功底也是必不可少的，比如C/C++，腳本語言Perl或TCL……後端設計就更深了，布局布線，時鍾樹插入，等等。要做ASIC工程師很難吧，呵呵。不過第一步就是先把Verilog HDL或VHDL學好，這就邁進第一道門啦
P.S. 本人是專業AISC前端設計師
❾ 關於邏輯工程師和ASIC工程師
ASIC工程師應該包括邏輯工程師的+後端工程師+演算法 架構工程師吧，應該是華為自己設置崗位的原因吧。因為華為海思那邊主要為華為提供晶元，所以估計ASIC工程師被分去海思的多些；然後邏輯工程師做ASIC的應該也有，做FPGA的估計也有，具體分配部門就不知他們怎麼弄了
❿ 集成電路數字前端或者ASIC開發主要用的哪些軟體
集成電路數字前端或者ASIC開發主要用Synopsys, Cadence。
集成電路（integrated circuit）是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。它在電路中用字母「IC」表示。集成電路發明者為傑克·基爾比（基於鍺（Ge）的集成電路）和羅伯特·諾伊思（基於硅（Si）的集成電路）。當今半導體工業大多數應用的是基於硅的集成電路。
是20世紀50年代後期一60年代發展起來的一種新型半導體器件。它是經過氧化、光刻、擴散、外延、蒸鋁等半導體製造工藝，把構成具有一定功能的電路所需的半導體、電阻、電容等元件及它們之間的連接導線全部集成在一小塊矽片上，然後焊接封裝在一個管殼內的電子器件。其封裝外殼有圓殼式、扁平式或雙列直插式等多種形式。集成電路技術包括晶元製造技術與設計技術，主要體現在加工設備，加工工藝，封裝測試，批量生產及設計創新的能力上。