超高速缓存控制器

㈠ 什么是高速缓冲存储器

高速缓冲存储器意义：指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM。

一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。

高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。

在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。

(1)超高速缓存控制器扩展阅读：

高速缓冲存储器的作用：

在计算机技术发展过程中,主存储器存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理能力不能充分发挥，整个计算机系统的工作效率受到影响。

有很多方法可用来缓和中央处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，在存储层次上采用高速缓冲存储器也是常用的方法之一。

很多大、中型计算机以及新近的一些小型机、微型机也都采用高速缓冲存储器。

高速缓冲存储器的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。

因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器。

于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显着提高。

㈡ 解释高速缓冲存储器（Cache）的作用是什么

缓冲存储器 就好比 一个快捷方式 把你经常用到的程序自动记忆（如QQ.下载工具等） 分一级二级现在还出了三级缓存 下次你还用上次的程序的话 缓存直接读取硬盘内容 不用经过内存 而减少内存的资源
赛扬处理 的缓存都比较低
建议用 酷睿

㈢ 电脑突然死机,硬件检测卡显示49和50,是什么原因

代码 Award BIOS Ami BIOS Phoenix BIOS或Tandy 3000 BIOS
00 . 已显示系统的配置；即将控制INI19引导装入。 .
01 处理器测试1，处理器状态核实,如果测试失败，循环是无限的。 处理器寄存器的测试即将开始，不可屏蔽中断即将停用。
CPU寄存器测试正在进行或者失败。
02 确定诊断的类型（正常或者制造）。如果键盘缓冲器含有数据就会失效。 停用不可屏蔽中断；通过延迟开始。 CMOS写入／读出正在进行或者失灵。
03 清除8042键盘控制器，发出TESTKBRD命令（AAH） 通电延迟已完成。 ROM BIOS检查部件正在进行或失灵。
04 使8042键盘控制器复位，核实TESTKBRD。 键盘控制器软复位／通电测试。 可编程间隔计时器的测试正在进行或失灵。
05 如果不断重复制造测试1至5，可获得8042控制状态。 已确定软复位／通电；即将启动ROM。 DMA初如准备正在进行或者失灵。
06 使电路片作初始准备，停用视频、奇偶性、DMA电路片，以及清除DMA电路片，所有页面寄存器和CMOS停机字节。 已启动ROM计算ROM
BIOS检查总和，以及检查键盘缓冲器是否清除。 DMA初始页面寄存器读／写测试正在进行或失灵。
07 处理器测试2，核实CPU寄存器的工作。 ROM BIOS检查总和正常，键盘缓冲器已清除，向键盘发出BAT（基本保证测试）命令。 .
08 使CMOS计时器作初始准备，正常的更新计时器的循环。 已向键盘发出BAT命令，即将写入BAT命令。 RAM更新检验正在进行或Я椤?
09 EPROM检查总和且必须等于零才通过。 核实键盘的基本保证测试，接着核实键盘命令字节。 第一个64K RAM测试正在进行。
0A 使视频接口作初始准备。 发出键盘命令字节代码，即将写入命令字节数据。 第一个64K RAM芯片或数据线失灵，移位。
0B 测试8254通道0。 写入键盘控制器命令字节，即将发出引脚23和24的封锁／解锁命令。 第一个64K RAM奇／偶逻辑失灵。
0C 测试8254通道1。 键盘控制器引脚23、24已封锁／解锁；已发出NOP命令。 第一个64K RAN的地址线故障。
0D 1、检查CPU速度是否与系统时钟相匹配。2、检查控制芯片已编程值是否符合初设置。3、视频通道测试，如果失败，则鸣喇叭。
已处理NOP命令；接着测试CMOS停开寄存器。 第一个64K RAM的奇偶性失灵
0E 测试CMOS停机字节。 CMOS停开寄存器读／写测试；将计算CMOS检查总和。 初始化输入／输出端口地址。
0F 测试扩展的CMOS。 已计算CMOS检查总和写入诊断字节；CMOS开始初始准备。 .
10 测试DMA通道0。 CMOS已作初始准备，CMOS状态寄存器即将为日期和时间作初始准备。 第一个64K RAM第0位故障。
11 测试DMA通道1。 CMOS状态寄存器已作初始准备，即将停用DMA和中断控制器。 第一个64DK RAM第1位故障。
12 测试DMA页面寄存器。 停用DMA控制器1以及中断控制器1和2；即将视频显示器并使端口B作初始准备。 第一个64DK RAM第2位故障。
13 测试8741键盘控制器接口。 视频显示器已停用，端口B已作初始准备；即将开始电路片初始化／存储器自动检测。 第一个64DK RAM第3位故障。

14 测试存储器更新触发电路。 电路片初始化／存储器处自动检测结束；8254计时器测试即将开始。 第一个64DK RAM第4位故障。
15 测试开头64K的系统存储器。 第2通道计时器测试了一半；8254第2通道计时器即将完成测试。 第一个64DK RAM第5位故障。
16 建立8259所用的中断矢量表。 第2通道计时器测试结束；8254第1通道计时器即将完成测试。 第一个64DK RAM第6位故障。
17 调准视频输入／输出工作，若装有视频BIOS则启用。 第1通道计时器测试结束；8254第0通道计时器即将完成测试。 第一个64DK
RAM第7位故障。
18 测试视频存储器，如果安装选用的视频BIOS通过，由可绕过。 第0通道计时器测试结束；即将开始更新存储器。 第一个64DK RAM第8位故障。
19 测试第1通道的中断控制器（8259）屏蔽位。 已开始更新存储器，接着将完成存储器的更新。 第一个64DK RAM第9位故障。
1A 测试第2通道的中断控制器（8259）屏蔽位。 正在触发存储器更新线路，即将检查15微秒通／断时间。 第一个64DK RAM第10位故障。
1B 测试CMOS电池电平。 完成存储器更新时间30微秒测试；即将开始基本的64K存储器测试。 第一个64DK RAM第11位故障。
1C 测试CMOS检查总和。 . 第一个64DK RAM第12位故障。
1D 调定CMOS配置。 . 第一个64DK RAM第13位故障。
1E 测定系统存储器的大小，并且把它和CMOS值比较。 . 第一个64DK RAM第14位故障。
1F 测试64K存储器至最高640K。 . 第一个64DK RAM第15位故障。
20 测量固定的8259中断位。 开始基本的64K存储器测试；即将测试地址线。 从属DMA寄存器测试正在进行或失灵。
21 维持不可屏蔽中断（NMI）位（奇偶性或输入／输出通道的检查）。 通过地址线测试；即将触发奇偶性。 主DMA寄存器测试正在进行或失灵。
22 测试8259的中断功能。 结束触发奇偶性；将开始串行数据读／写测试。 主中断屏蔽寄存器测试正在进行或失灵。
23 测试保护方式8086虚拟方式和8086页面方式。 基本的64K串行数据读／写测试正常；即将开始中断矢量初始化之前的任何调节。
从属中断屏蔽存器测试正在进行或失灵。
24 测定1MB以上的扩展存储器。 矢量初始化之前的任何调节完成，即将开始中断矢量的初始准备。 设置ES段地址寄存器注册表到内存高端。
25 测试除头一个64K之后的所有存储器。 完成中断矢量初始准备；将为旋转式断续开始读出8042的输入／输出端口。 装入中断矢量正在进行或失灵。
26 测试保护方式的例外情况。 读出8042的输入／输出端口；即将为旋转式断续开始使全局数据作初始准备。 开启A20地址线；使之参入寻址。
27 确定超高速缓冲存储器的控制或屏蔽RAM。 全1数据初始准备结束；接着将进行中断矢量之后的任何初始准备。 键盘控制器测试正在进行或失灵。
28 确定超高速缓冲存储器的控制或者特别的8042键盘控制器。 完成中断矢量之后的初始准备；即将调定单色方式。
CMOS电源故障／检查总和计算正在进行。
29 . 已调定单色方式，即将调定彩色方式。 CMOS配置有效性的检查正在进行。
2A 使键盘控制器作初始准备。 已调定彩色方式，即将进行ROM测试前的触发奇偶性。 置空64K基本内存。
2B 使磁盘驱动器和控制器作初始准备。 触发奇偶性结束；即将控制任选的视频ROM检查前所需的任何调节。 屏幕存储器测试正在进行或失灵。
2C 检查串行端口，并使之作初始准备。 完成视频ROM控制之前的处理；即将查看任选的视频ROM并加以控制。 屏幕初始准备正在进行或失灵。
2D 检测并行端口，并使之作初始准备。 已完成任选的视频ROM控制，即将进行视频ROM回复控制之后任何其他处理的控制。 屏幕回扫测试正在进行或失灵。

2E 使硬磁盘驱动器和控制器作初始准备。 从视频ROM控制之后的处理复原；如果没有发现EGA／VGA就要进行显示器存储器读／写测试。
检测视频ROM正在进行。
2F 检测数学协处理器，并使之作初始准备。 没发现EGA／VGA；即将开始显示器存储器读／写测试。 .
30 建立基本内存和扩展内存。 通过显示器存储器读／写测试；即将进行扫描检查。 认为屏幕是可以工作的。
31 检测从C800：0至EFFF：0的选用ROM，并使之作初始准备。 显示器存储器读／写测试或扫描检查失败，即将进行另一种显示器存储器读／写测试。
单色监视器是可以工作的。
32 对主板上COM／LTP／FDD／声音设备等I／O芯片编程使之适合设置值。 通过另一种显示器存储器读／写测试；却将进行另一种显示器扫描检查。
彩色监视器（40列）是可以工作的。
33 . 视频显示器检查结束；将开始利用调节开关和实际插卡检验显示器的关型。 彩色监视器（80列）是可以工作的。
34 . 已检验显示器适配器；接着将调定显示方式。 计时器滴答声中断测试正在进行或失灵。
35 . 完成调定显示方式；即将检查BIOS ROM的数据区。 停机测试正在进行或失灵。
36 . 已检查BIOS ROM数据区；即将调定通电信息的游标。 门电路中A－20失灵。
37 . 识别通电信息的游标调定已完成；即将显示通电信息。 保护方式中的意外中断。
38 . 完成显示通电信息；即将读出新的游标位置。 RAM测试正在进行或者地址故障＞FFFFH。
39 . 已读出保存游标位置，即将显示引用信息串。 .
3A . 引用信息串显示结束；即将显示发现ESC信息。 间隔计时器通道2测试或失灵。
3B 用OPTI电路片（只是486）使辅助超高速缓冲存储器作初始准备。 已显示发现＜ESC＞信息；虚拟方式，存储器测试即将开始。
按日计算的日历时钟测试正在进行或失灵。
3C 建立允许进入CMOS设置的标志。 . 串行端口测试正在进行或失灵。
3D 初始化键盘／PS2鼠标／PNP设备及总内存节点。 . 并行端口测试正在进行或失灵。
3E 尝试打开L2高速缓存。 . 数学协处理器测试正在进行或失灵。
40 . 已开始准备虚拟方式的测试；即将从视频存储器来检验。 调整CPU速度，使之与外围时钟精确匹配。
41 中断已打开，将初始化数据以便于0：0检测内存变换（中断控制器或内存不良） 从视频存储器检验之后复原；即将准备描述符表。 系统插件板选择失灵。
42 显示窗口进入SETUP。 描述符表已准备好；即将进行虚拟方式作存储器测试。 扩展CMOS RAM故障。
43 若是即插即用BIOS，则串口、并口初始化。 进入虚拟方式；即将为诊断方式实现中断。 .
44 . 已实现中断（如已接通诊断开关；即将使数据作初始准备以检查存储器在0：0返转。） BIOS中断进行初始化。
45 初始化数学协处理器。 数据已作初始准备；即将检查存储器在0：0返转以及找出系统存储器的规模。 .
46 . 测试存储器已返回；存储器大小计算完毕，即将写入页面来测试存储器。 检查只读存储器ROM版本。
47 . 即将在扩展的存储器试写页面；即将基本640K存储器写入页面。 .
48 . 已将基本存储器写入页面；即将确定1MB以上的存储器。 视频检查，CMOS重新配置。
49 . 找出1BM以下的存储器并检验；即将确定1MB以上的存储器。 .
4A . 找出1MB以上的存储器并检验；即将检查BIOS ROM数据区。 进行视频的初始化。
4B . BIOS ROM数据区的检验结束，即将检查＜ESC＞和为软复位清除1MB以上的存储器。 .
4C . 清除1MB以上的存储器(软复位)即将清除1MB以上的存储器. 屏蔽视频BIOS ROM。.
4D 已清除1MB以上的存储器（软复位）；将保存存储器的大小。 .
4E 若检测到有错误；在显示器上显示错误信息，并等待客户按＜F1＞键继续。 开始存储器的测试：（无软复位）；即将显示第一个64K存储器的测试。
显示版权信息。
4F 读写软、硬盘数据，进行DOS引导。 开始显示存储器的大小，正在测试存储器将使之更新；将进行串行和随机的存储器测试。 .
50 将当前BIOS监时区内的CMOS值存到CMOS中。 完成1MB以下的存储器测试；即将高速存储器的大小以便再定位和掩蔽。
将CPU类型和速度送到屏幕。
51 . 测试1MB以上的存储器。 .
52 所有ISA只读存储器ROM进行初始化，最终给PCI分配IRQ号等初始化工作。 已完成1MB以上的存储器测试；即将准备回到实址方式。
进入键盘检测。
53 如果不是即插即用BIOS，则初始化串口、并口和设置时种值。 保存CPU寄存器和存储器的大小，将进入实址方式。 .
54 . 成功地开启实址方式；即将复原准备停机时保存的寄存器。 扫描“打击键”
55 . 寄存器已复原，将停用门电路A－20的地址线。 .
56 . 成功地停用A－20的地址线；即将检查BIOS ROM数据区。 键盘测试结束。
57 . BIOS ROM数据区检查了一半；继续进行。 .
58 . BIOS ROM的数据区检查结束；将清除发现＜ESC＞信息。 非设置中断测试。
59 . 已清除＜ESC＞信息；信息已显示；即将开始DMA和中断控制器的测试。 .
5A . . 显示按“F2”键进行设置。
5B . . 测试基本内存地址。
5C . . 测试640K基本内存。
60 设置硬盘引导扇区病毒保护功能。 通过DMA页面寄存器的测试；即将检验视频存储器。 测试扩展内存。
61 显示系统配置表。 视频存储器检验结束；即将进行DMA＃1基本寄存器的测试。 .
62 开始用中断19H进行系统引导。 通过DMA＃1基本寄存器的测试；即将进行DMA＃2寄存器的测试。 测试扩展内存地址线。
63 . 通过DMA＃2基本寄存器的测试；即将检查BIOS ROM数据区。 .
64 . BIOS ROM数据区检查了一半，继续进行。 .
65 . BIOS ROM数据区检查结束；将把DMA装置1和2编程。 .
66 . DMA装置1和2编程结束；即将使用59号中断控制器作初始准备。 Cache注册表进行优化配置。
67 . 8259初始准备已结束；即将开始键盘测试。 .
68 . . 使外部Cache和CPU内部Cache都工作。
6A . . 测试并显示外部Cache值。
6C . . 显示被屏蔽内容。
6E . . 显示附属配置信息。
70 . . 检测到的错误代码送到屏幕显示。
72 . . 检测配置有否错误。
74 . . 测试实时时钟。
76 . . 扫查键盘错误。
7A . . 锁键盘。
7C . . 设置硬件中断矢量。
7E . . 测试有否安装数学处理器。
80 . 键盘测试开始，正在清除和检查有没有键卡住，即将使键盘复原。 关闭可编程输入／输出设备。
81 . 找出键盘复原的错误卡住的键；即将发出键盘控制端口的测试命令。 .
82 . 键盘控制器接口测试结束，即将写入命令字节和使循环缓冲器作初始准备。 检测和安装固定RS232接口（串口）。
83 . 已写入命令字节，已完成全局数据的初始准备；即将检查有没有键锁住。 .
84 . 已检查有没有锁住的键，即将检查存储器是否与CMOS失配。 检测和安装固定并行口。
85 . 已检查存储器的大小；即将显示软错误和口令或旁通安排。 .
86 . 已检查口令；即将进行旁通安排前的编程。 重新打开可编程I／O设备和检测固定I／O是否有冲突。
87 . 完成安排前的编程；将进行CMOS安排的编程。 .
88 . 从CMOS安排程序复原清除屏幕；即将进行后面的编程。 初始化BIOS数据区。
89 . 完成安排后的编程；即将显示通电屏幕信息。 .
8A . 显示头一个屏幕信息。 进行扩展BIOS数据区初始化。
8B . 显示了信息：即将屏蔽主要和视频BIOS。 .
8C . 成功地屏蔽主要和视频BIOS，将开始CMOS后的安排任选项的编程。 进行软驱控制器初始化。
8D . 已经安排任选项编程，接着检查滑了鼠和进行初始准备。 .
8E . 检测了鼠标以及完成初始准备；即将把硬、软磁盘复位。 .
8F . 软磁盘已检查，该磁盘将作初始准备，随后配备软磁盘。 .
90 . 软磁盘配置结束；将测试硬磁盘的存在。 硬盘控制器进行初始化。
91 . 硬磁盘存在测试结束；随后配置硬磁盘。 局部总线硬盘控制器初始化。
92 . 硬磁盘配置完成；即将检查BIOS ROM的数据区。 跳转到用户路径2。
93 . BIOS ROM的数据区已检查一半；继续进行。 .
94 . BIOS ROM的数据区检查完毕，即调定基本和扩展存储器的大小。 关闭A－20地址线。
95 . 因应鼠标和硬磁盘47型支持而调节好存储器的大小；即将检验显示存储器。 .
96 . 检验显示存储器后复原；即将进行C800：0任选ROM控制之前的初始准备。 “ES段”注册表清除。
97 . C800：0任选ROM控制之前的任何初始准备结束，接着进行任选ROM的检查及控制。 .
98 . 任选ROM的控制完成；即将进行任选ROM回复控制之后所需的任何处理。 查找ROM选择。
99 . 任选ROM测试之后所需的任何初始准备结束；即将建立计时器的数据区或打印机基本地址。 .
9A . 调定计时器和打印机基本地址后的返回*作；即调定RS－232基本地址。 屏蔽ROM选择。
9B . 在RS－232基本地址之后返回；即将进行协处理器测试之初始准备。 .
9C . 协处理器测试之前所需初始准备结束；接着使协处理器作初始准备。 建立电源节能管理。
9D . 协处理器作好初始准备，即将进行协处理器测试之后的任何初始准备。 .
9E . 完成协处理器之后的初始准备，将检查扩展键盘，键盘识别符，以及数字锁定。 开放硬件中断。
9F . 已检查扩展键盘，调定识别标志，数字锁接通或断开，将发出键盘识别命令。 .
A0 . 发出键盘识别命令；即将使键盘识别标志复原。 设置时间和日期。
A1 . 键盘识别标志复原；接着进行高速缓冲存储器的测试。 .
A2 . 高速缓冲存储器测试结束；即将显示任何软错误。 检查键盘锁。
A3 . 软错误显示完毕；即将调定键盘打击的速率。 .
A4 . 调好键盘的打击速率，即将制订存储器的等待状态。 键盘重复输入速率的初始化。
A5 . 存储器等候状态制定完毕；接着将清除屏幕。 .
A6 . 屏幕已清除；即将启动奇偶性和不可屏蔽中断。 .
A7 . 已启用不可屏蔽中断和奇偶性；即将进行控制任选的ROM在E000：0之所需的任何初始准备。 .
A8 . 控制ROM在E000：0之前的初始准备结束，接着将控制E000：0之后所需的任何初始准备。 清除“F2”键提示。
A9 . 从控制E000：0 ROM返回，即将进行控制E000：0任选ROM之后所需的任何初始准备。 .
AA . 在E000：0控制任选ROM之后的初始准备结束；即将显示系统的配置。 扫描“F2”键打击。
AC . . 进入设置.
AE . . 清除通电自检标志。
B0 . . 检查非关键性错误。
B2 . . 通电自检完成准备进入*作系统引导。
B4 . . 蜂鸣器响一声。
B6 . . 检测密码设置（可选）。
B8 . . 清除全部描述表。
BC . . 清除校验检查值。
BE 程序缺省值进入控制芯片，符合可调制二进制缺省值表。 . 清除屏幕（可选）。
BF 测试CMOS建立值。 . 检测病毒，提示做资料备份。
C0 初始化高速缓存。 . 用中断19试引导。
C1 内存自检。 . 查找引导扇区中的“55”“AA”标记。
C3 第一个256K内存测试。 . .
C5 从ROM内复制BIOS进行快速自检。 . .
C6 高速缓存自检。 . .
CA 检测Micronies超速缓冲存储器（如果存在），并使之作初始准备。 . .
CC 关断不可屏蔽中断处理器。 . .
EE 处理器意料不到的例外情况。 . .
FF 给予INI19引导装入程序的控制，主板OK

㈣ 高手进！！！什么是缓存控制器

在一个同时执行多个任务的计算机系统中，高速缓存控制器消除由于执行另一个任务而使一个任务的命中率下降的概率。区域管理单元管理与多个任务对应的高速缓冲存储器中的多个区域。地址接收单元从微处理器接收主存储器中的一个位置的地址，在该地址上存储有待存取以执行多个任务中的一个任务的数据。如果待存取的数据没有存储在高速缓冲存储器中，则高速缓存单元从主存储器中获取包括此数据的数据块，并将所获取的数据块存储到高速缓冲存储器中对应于所述任务的区域中。

㈤ 处理器i5和n3700的区别

‍

昨天，我们通过20款经典CPU，带您回顾了一下英特尔的上半程发展轨迹，今天，我们继续为您梳理后续的15款经典CPU，看这位行业大佬是如何发展到今天的。

Core: Core 2 Duo

英特尔最终放弃了其Netburst架构，而将其支持P6和Pentium-M设计。公司意识到P6仍然可行，能够既高效又能提供优异的性能。它将架构重新设计成Core。像Pentium-M一样，它使用了一个12~14级的流水线，明显短于Prescott的31级。

Core被证明是高度可扩展的，英特尔能够将其推向具有低达5W的TDP的移动系统和具有130W天花板的高端服务器的应用中。英特尔大多将其作为“Core 2 Duo”或“Core 2 Quad”产品销售，但Core也被用于Core Solo，Celeron，Pentium和Xeon品牌的CPU。所使用的die使用两个CPU内核构建，四核设计在MCM上使用两个双核芯片。同时，单核版本有一个核心的禁用。 L2缓存大小从512KB到12MB不等。

随着对Core架构的改进，英特尔再次与AMD竞争。 PC市场进入了充满竞争的高性能处理器的黄金时期，至今仍然可行。

Bonnell：Silverthorne和Diamondville

Core 2架构引出了很多产品，但英特尔需要为超低预算和便携式市场生产成本更低的产品。 这导致了英特尔Atom的出现，Atom使用了一个26mm2的芯片，不到第一个Core2芯片尺寸的四分之一。

英特尔并没有从头开始设计Atom的Bonnell架构，而是回到奔腾的P5基础。这主要是因为P5是英特尔最后一次的执行设计。 OoO执行虽然对性能非常有益，但也消耗了相当多的功率，并占用大量的存储空间。对于英特尔来说，为了达到目标，OoO当时并不实用。

第一个Atom die，代号为“Silverthorne”的TDP为3W。这使它能够到达Core 2不能的地方。 Silverthorne的IPC能够运行在高达2.13 GHz。它还包含512KB的L2缓存。体面的频率和L2缓存几乎没有弥补低IPC，但Silverthorne仍然以相对较低的价格进入入门级体验。

Silverthorne由Diamondville继任，将频率降低至1.67GHz，但支持64位，从而提高了64位应用程序的性能。

Nehalem：第一个Corei7

处理器市场处于竞争激烈的状态，英特尔无法长时间静坐。因此，它重新构建了Core架构来创建Nehalem，它增加了许多增强功能。高速缓存控制器被重新设计，L2缓存降至每个核心256KB。这并不影响性能，因为Intel在所有内核之间共享4-12MB的L3缓存。基于Nehalem的CPU包括一个和四个内核，该系列采用45nm制程。

英特尔也大大改变了CPU和系统的其他部分之间的连接。自20世纪80年代以来一直在使用的FSB终于被放弃了，它被高端系统的QuickPath互连（QPI）和其他DMI所取代。这允许英特尔将其内存控制器（其更新为支持DDR3）和PCIe控制器移动到CPU中。这些变化增加了带宽，而延迟骤降。

英特尔再次扩展了处理器管道，这次是20-24级。然而，时钟率并没有增加，而Nehalem的频率与Core相当。 Nehalem也是英特尔首个实施Turbo Boost的处理器。尽管最快的Nehalem处理器的基准时钟以3.33 GHz的速度突破，但由于采用了这项新技术，它可以运行在3.6 GHz的频率上。

Nehalem与Core架构的最后一个主要优点是标志着超线程技术的回归。得益于这种和许多其他增强功能，Nehalem能够在大量线程工作负载中执行高达Core 2处理器的两倍。英特尔在Celeron，Pentium，Core i3，Core i5，Core i7和Xeon品牌下销售Nehalem CPU。

Bonnell：Pineview和Cedarview

2009年，英特尔基于Bonnell架构发布了两款新的Atom品牌芯片。 第一个被称为“Pineview”，它继续使用45nm制造工艺。 通过集成传统上在主板芯片组内部的许多组件，包括图形和内存控制器，它比Diamondville具有更好的性能。这具有降低功耗并降低散热的效果。双核模型也可以在MCM上使用两个Pineview核心。

Westmere：CPU中的Graphics

英特尔创建了一个32nm的Nehalem芯片，代号为“Westmere”。其基础架构变化不大，但英特尔利用减小的芯片尺寸将额外的组件放置在CPU内部。而不是只有四个执行核心，Westmere最多可以包含10个。它还可以拥有多达30MB的共享L3缓存。

主流的基于酷睿i3，i5和i7处理器的HD Graphics实现与英特尔的GMA 4500类似，除了另外还有两个EU。时钟速率保持不变，低功耗移动系统中的166 MHz和高端桌面SKU的900 MHz。虽然32nm CPU裸片和45nm GMCH未完全集成到单片硅片中，但两个组件都放置在CPU中。这具有减少GMCH内部的存储器控制器和CPU之间的等待时间的效果。整体性能提高了50％以上。

Sandy桥

随着Sandy Bridge的发展，英特尔在七年内取得了最大的飞跃。执行管线缩短为14-19个。 Sandy Bridge实现了一个微操作缓存，能够容纳1500个解码的微操作，如果所需的微操作已经被缓存，则可以让指令绕过5个。如果没有，该指令必须运行完整的19个。

该处理器还有其他几项改进，包括支持更高性能的DDR3。更多的组件也被集成到CPU中。 CPU封装上没有两个独立的die（如Westmere所示），一切都移动到一个die中。各种子系统通过环形总线在内部连接，可实现极高带宽的通信。

英特尔再次更新其集成显卡引擎。该公司创建了三个不同的版本，而不是将单个HD Graphics实现推送到所有CPU型号中。高端变种是HD Graphics 3000，具有12个EU，可以提供高达1.35 GHz的时钟。它还包含诸如英特尔Quick Sync转码引擎的附加功能。中档HD Graphics 2000变体具有相同的功能，除了下降到6个EU。最低端的HD Graphics模型也有6个EU，但具有增值功能。

Bonnell: Cedarview

2011年，英特尔根据Pineview内部使用的Bonnell架构创建了另一款新的Atom芯片。再次，有一些小的核心改进来改善IPC，但实际上两者之间几乎没有变化。 Cedarview的主要优势是向32nm晶体管制程，在较低功耗下使频率达到2.13 GHz。由于改进的DDR3内存控制器，它还能够支持更高速的RAM。

Ivy Bridge

英特尔跟随Sandy Bridge的Ivy Bridge处理器，该公司的“Tick-Tock”产品设计节奏中的“Tick +”。 Ivy Bridge的IPC只比Sandy Bridge略好一些，但它带来了其前身的其他重要优势。

常春藤桥的最大优势在于能源效率。该架构采用22nm三维FinFET晶体管制程，大大降低了CPU的功耗。而主流的基于Sandy Bridge的Core i7处理器通常带有95W TDP，相当于基于Ivy Bridge的芯片的额定功率为77W。这在移动系统中尤其重要，它允许英特尔研发具有低35W TDP的四核移动Ivy Bridge CPU。在此之前，所有英特尔的四核移动CPU都至少具有45W TDP。

英特尔利用减小的芯片尺寸来扩大iGPU。 Ivy Bridge最高端的图形引擎，HD Graphics 4000，包含16个EU。图形架构也大大改善了每个EU的性能。通过这些改进，HD Graphics 4000比其前身提升了200％。

Haswell

就在Ivy Bridge一年后，英特尔推出了Haswell架构。哈斯韦尔又是一个革命性的进化。与Sandy和Ivy Bridge竞争的AMD处理器并不够快，不能在高端进行战斗，所以英特尔没有压力来提高性能。 Haswell总体上比Ivy Bridge快10％。

与Ivy Bridge类似，Haswell最具吸引力的地方是其能效和iGPU。 Haswell将电压调节硬件集成到处理器中，使CPU能够更好地处理功耗。电压调节器导致CPU产生更多的热量，但是Haswell平台作为一个整体变得更加高效。

为了打击AMD的APU，英特尔在其顶级的Haswell iGPU内放置了多达40个EU。该公司还设法增加其最快的图形引擎可以访问的可用带宽，配备128MB L4 eDRAM缓存，从而大大提高了性能。

Bonnell: Silvermont

2014年，英特尔重新修改了Bonnell架构，以创建Silvermont。 最重要的变化之一是切换到OoO设计。 另一个是消除超线程。

当Bonnell架构亮相时，许多人认为OoO占用的空间太多，对于Atom CPU来说太耗费力量。然而，到2014年，晶体管已经缩小到如此小的尺寸，并且显着降低了功耗，英特尔可以在Atom上实现OoO设计。英特尔还重新设计了Silvermont的管道，以尽量减少缓存的影响。这些变化加上许多其他改进，相较于Cedarview，IPC增长了百分之五十。

为了进一步提升Silvermont的性能，英特尔创建了最多包含四个CPU内核的SKU。它还根据其Ivy Bridge处理器中的相同图形架构切换到iGPU。在Silvermont的iGPU中只有4个EU，但它仍然能够提供1080p的视频播放，并且可以运行较旧的游戏。芯片组的所有方面也被集成到Silvermont CPU中，这更是要降低系统功耗。

Silvermont的die用于Bay Trail产品，平台的TDP范围在2~6.5W之间，时钟频率在1.04~2.64GHz之间。。

Broadwell

英特尔的下一个处理器架构被称为Broadwell。专为移动系统而设计，于2014年底推出，采用14nm制程。第一个基于Broadwell的产品被称为Core M，它是一款采用3-6W TDP运行的双核超线程处理器。

随着时间的推移，其他移动Broadwell处理器也逐渐淘汰，但在桌面方面，Broadwell从未真正出现过。一些面向桌面的机型在2015年中期发布。然而，最高端的SKU包含英特尔已经加入到插座式CPU中的最快的集成GPU。它包含六个子单元，每个带8个EU，总计达48个。GPU还可以访问128MB L4 eDRAM缓存，这有助于解决模拟图形引擎通常面临的带宽挑战。在游戏测试中，它表现优于AMD最快的APU，并被证明在现代游戏中能够提供可播放的帧速率。。

Bonnell: Airmont

随着其14nm工艺架构的运行，英特尔毫不犹豫地推出了新型Atom芯片。CPU死机本质上是Silvermont的收缩，英特尔命名为“Airmont”。它没有改善IPC，但是由于die变小，它仍然有望超越其前身。毕竟，14nm制程减少了功耗，使CPU能够在更长的时间内保持其Turbo Boost频率。

Airmont的iGPU在Silvermont大幅改善。 该die本身包含24个EU，但基于Airmont的产品使用12~16个。基于Airmont的所有型号均不包括24个EU，这些额外的8个EU的存在，可提高Airmont的产量，因为芯片的较大部分可能有缺陷。图形架构也更新为英特尔八代Broadwell，从而提高了EU的性能。

Airmont产品以“Cherry Trail”和“Braswell”代码名称出售。 最快的基于Airmont的Atom CPU是N3700，其中包含四个CPU内核，时钟频率为1.6GHz，Turbo Boost频率为2.4 GHz。它还有一个双通道DDR3L内存控制器和16个EU，时钟频率高达700 MHz。

Skylake

在2015年，Broadwell第一次出现在桌面系统之后不久，英特尔以其Skylake架构取代了Broadwell。虽然基于Skylake的CPU是英特尔迄今为止最快的，但与Skylake相关的平台更改更为重要。

Skylake是使用DDR4内存的第一个以消费级为导向的CPU，比DDR3更节能，能够实现更高的吞吐量。Skylake平台还包含了一些改进，例如新的DMI接口，升级的PCIe控制器，并支持更广泛的连接设备。

当然，Skylake还包括一个更好的GPU。最高端的型号被称为Iris Pro Graphics 580，并被部署到某些Skylake-R CPU。 Iris Pro Graphics 580引擎配备了72个EU，并配有128MB的L4 eDRAM。大多数其他基于Skylake的芯片包括具有24个EU的HD Graphics，基于类似于Broadwell的设计。

Kaby Lake

英特尔从Skylake和Kaby Lake开始，结束了 tick-tock发展节奏，改为了tick-tock-tock节奏。它也被称为过程架构优化节奏。这扩展了英特尔在开发新的制程之前花费在单个制程上的时间。它也延长了主要架构更改之间的时间。

因此，Kaby Lake本质上是英特尔Skylake架构的优化变体。虽然仍然是14nm，英特尔利用一种称为14nm +的制程，进行了各种调整，以提高能源效率和性能。架构本身几乎没有改变，但它确实有助于DDR4-2400内存支持。

Kaby Lake还采用了高清图形630引擎，具有改进的编码和解码编解码器，支持4K视频播放。

Coffee Lake

随着Coffee Lake的推出，英特尔将Core i3，i5和i7处理器的内核数量增加了两倍。自2006年推出Core 2 Quad以来，这标志着英特尔核心数量增幅最大。

Corei5s有6个内核没有超线程。 基于Coffee Lake的Core i7还具有6个内核，但具有超线程。 底层架构不会从KabyLake变化。然而，随着更多的核心共享工作，线程应用程序的性能显着增加。

基于Coffee Lake的Core i3处理器缺乏超线程，但由于从2个增加到4个CPU内核，Core i3处理器系列从未投入更多的功耗。实际上，Coffee Lake Core i3 CPU与Kaby Lake Core i5s一样强大，可能比SkylakeCore i5更快。

结语

35款经典CPU梳理完毕，是否有勾起你曾经的美好回忆呢？嘿嘿，期待处理器行业能有更多的经典出现，当然，希望在不久的将来，能有中国相关方案的身影。

㈥ 英语Annoyed by acache怎么翻译

Annoyed by acache翻译成汉语的意思是被阿卡奇惹恼了。

重点单词：annoyed：英[əˈnɔɪd]美[əˈnɔɪd]

• adj. 恼怒的，烦恼的

• v. 使恼怒，使烦恼；打扰，骚扰（annoy 的过去式和过去分词形式）

近义词：adj. 恼怒的；烦闷的：peeved,irritated

v. 使烦恼；打扰（annoy的过去分词）：hassled

相关短语：

be annoyed with会生气 ; 对生气 ; 将与愤怒 ; 生……的气

So annoyed使恼火 ; 如此烦躁

look annoyed看起来生气

annoyed about the situation对不满的情况 ; 恼火约情况 ; 恼怒的情况

双语例句：

.

她因当局禁止她做儿童工作而伤心恼怒。

Thisannoyedhim, andhebegan tolosehis head.

这使他很恼火，他开始失去理智了。

basketball.

每当我打篮球赢了他时，他总是很生气。

㈦ 什么是cpu的缓存

CPU缓存的概念
CPU缓存是位于CPU与内存之间的临时数据交换器，它的容量比内存小的多但是交换速度却比内存要快得多。CPU缓存一般直接跟CPU芯片集成或位于主板总线互连的独立芯片上。

为了简化与内存之间的通信，高速缓存控制器是针对数据块，而不是字节进行操作的。高速缓存其实就是一组称之为缓存行(Cache Line)的固定大小的数据块组成的，典型的一行是64字节。

3. CPU缓存的意义
CPU往往需要重复处理相同的数据、重复执行相同的指令，如果这部分数据、指令CPU能在CPU缓存中找到，CPU就不需要从内存或硬盘中再读取数据、指令，从而减少了整机的响应时间。所以，缓存的意义满足以下两种局部性原理：

时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。
空间局部性（Spatial Locality）：如果一个存储器的位置被引用，那么将来他附近的位置也会被引用。

㈧ 配置高速缓冲储存器是为了解决什么

为了解决内存速度低于CPU的速度，因此才在内存与CPU之间增加了一级速度更高的存储器，称为高速缓存，事先将CPU可能访问的数据调入这个缓存供CPU高速访问。

㈨ 电脑测试中的8254/8259/8042/8086指的是什么

代码 Award BIOS Ami BIOS Phoenix BIOS或Tandy 3000 BIOS
00 . 已显示系统的配置；即将控制INI19引导装入。 .
01 处理器测试1，处理器状态核实,如果测试失败，循环是无限的。 处理器寄存器的测试即将开始，不可屏蔽中断即将停用。
CPU寄存器测试正在进行或者失败。
02 确定诊断的类型（正常或者制造）。如果键盘缓冲器含有数据就会失效。 停用不可屏蔽中断；通过延迟开始。 CMOS写入／读出正在进行或者失灵。
03 清除8042键盘控制器，发出TESTKBRD命令（AAH） 通电延迟已完成。 ROM BIOS检查部件正在进行或失灵。
04 使8042键盘控制器复位，核实TESTKBRD。 键盘控制器软复位／通电测试。 可编程间隔计时器的测试正在进行或失灵。
05 如果不断重复制造测试1至5，可获得8042控制状态。 已确定软复位／通电；即将启动ROM。 DMA初如准备正在进行或者失灵。
06 使电路片作初始准备，停用视频、奇偶性、DMA电路片，以及清除DMA电路片，所有页面寄存器和CMOS停机字节。 已启动ROM计算ROM
BIOS检查总和，以及检查键盘缓冲器是否清除。 DMA初始页面寄存器读／写测试正在进行或失灵。
07 处理器测试2，核实CPU寄存器的工作。 ROM BIOS检查总和正常，键盘缓冲器已清除，向键盘发出BAT（基本保证测试）命令。 .
08 使CMOS计时器作初始准备，正常的更新计时器的循环。 已向键盘发出BAT命令，即将写入BAT命令。 RAM更新检验正在进行或Я椤?
09 EPROM检查总和且必须等于零才通过。 核实键盘的基本保证测试，接着核实键盘命令字节。 第一个64K RAM测试正在进行。
0A 使视频接口作初始准备。 发出键盘命令字节代码，即将写入命令字节数据。 第一个64K RAM芯片或数据线失灵，移位。
0B 测试8254通道0。 写入键盘控制器命令字节，即将发出引脚23和24的封锁／解锁命令。 第一个64K RAM奇／偶逻辑失灵。
0C 测试8254通道1。 键盘控制器引脚23、24已封锁／解锁；已发出NOP命令。 第一个64K RAN的地址线故障。
0D 1、检查CPU速度是否与系统时钟相匹配。2、检查控制芯片已编程值是否符合初设置。3、视频通道测试，如果失败，则鸣喇叭。
已处理NOP命令；接着测试CMOS停开寄存器。 第一个64K RAM的奇偶性失灵
0E 测试CMOS停机字节。 CMOS停开寄存器读／写测试；将计算CMOS检查总和。 初始化输入／输出端口地址。
0F 测试扩展的CMOS。 已计算CMOS检查总和写入诊断字节；CMOS开始初始准备。 .
10 测试DMA通道0。 CMOS已作初始准备，CMOS状态寄存器即将为日期和时间作初始准备。 第一个64K RAM第0位故障。
11 测试DMA通道1。 CMOS状态寄存器已作初始准备，即将停用DMA和中断控制器。 第一个64DK RAM第1位故障。
12 测试DMA页面寄存器。 停用DMA控制器1以及中断控制器1和2；即将视频显示器并使端口B作初始准备。 第一个64DK RAM第2位故障。
13 测试8741键盘控制器接口。 视频显示器已停用，端口B已作初始准备；即将开始电路片初始化／存储器自动检测。 第一个64DK RAM第3位故障。

14 测试存储器更新触发电路。 电路片初始化／存储器处自动检测结束；8254计时器测试即将开始。 第一个64DK RAM第4位故障。
15 测试开头64K的系统存储器。 第2通道计时器测试了一半；8254第2通道计时器即将完成测试。 第一个64DK RAM第5位故障。
16 建立8259所用的中断矢量表。 第2通道计时器测试结束；8254第1通道计时器即将完成测试。 第一个64DK RAM第6位故障。
17 调准视频输入／输出工作，若装有视频BIOS则启用。 第1通道计时器测试结束；8254第0通道计时器即将完成测试。 第一个64DK
RAM第7位故障。
18 测试视频存储器，如果安装选用的视频BIOS通过，由可绕过。 第0通道计时器测试结束；即将开始更新存储器。 第一个64DK RAM第8位故障。
19 测试第1通道的中断控制器（8259）屏蔽位。 已开始更新存储器，接着将完成存储器的更新。 第一个64DK RAM第9位故障。
1A 测试第2通道的中断控制器（8259）屏蔽位。 正在触发存储器更新线路，即将检查15微秒通／断时间。 第一个64DK RAM第10位故障。
1B 测试CMOS电池电平。 完成存储器更新时间30微秒测试；即将开始基本的64K存储器测试。 第一个64DK RAM第11位故障。
1C 测试CMOS检查总和。 . 第一个64DK RAM第12位故障。
1D 调定CMOS配置。 . 第一个64DK RAM第13位故障。
1E 测定系统存储器的大小，并且把它和CMOS值比较。 . 第一个64DK RAM第14位故障。
1F 测试64K存储器至最高640K。 . 第一个64DK RAM第15位故障。
20 测量固定的8259中断位。 开始基本的64K存储器测试；即将测试地址线。 从属DMA寄存器测试正在进行或失灵。
21 维持不可屏蔽中断（NMI）位（奇偶性或输入／输出通道的检查）。 通过地址线测试；即将触发奇偶性。 主DMA寄存器测试正在进行或失灵。
22 测试8259的中断功能。 结束触发奇偶性；将开始串行数据读／写测试。 主中断屏蔽寄存器测试正在进行或失灵。
23 测试保护方式8086虚拟方式和8086页面方式。 基本的64K串行数据读／写测试正常；即将开始中断矢量初始化之前的任何调节。
从属中断屏蔽存器测试正在进行或失灵。
24 测定1MB以上的扩展存储器。 矢量初始化之前的任何调节完成，即将开始中断矢量的初始准备。 设置ES段地址寄存器注册表到内存高端。
25 测试除头一个64K之后的所有存储器。 完成中断矢量初始准备；将为旋转式断续开始读出8042的输入／输出端口。 装入中断矢量正在进行或失灵。
26 测试保护方式的例外情况。 读出8042的输入／输出端口；即将为旋转式断续开始使全局数据作初始准备。 开启A20地址线；使之参入寻址。
27 确定超高速缓冲存储器的控制或屏蔽RAM。 全1数据初始准备结束；接着将进行中断矢量之后的任何初始准备。 键盘控制器测试正在进行或失灵。
28 确定超高速缓冲存储器的控制或者特别的8042键盘控制器。 完成中断矢量之后的初始准备；即将调定单色方式。
CMOS电源故障／检查总和计算正在进行。
29 . 已调定单色方式，即将调定彩色方式。 CMOS配置有效性的检查正在进行。
2A 使键盘控制器作初始准备。 已调定彩色方式，即将进行ROM测试前的触发奇偶性。 置空64K基本内存。
2B 使磁盘驱动器和控制器作初始准备。 触发奇偶性结束；即将控制任选的视频ROM检查前所需的任何调节。 屏幕存储器测试正在进行或失灵。
2C 检查串行端口，并使之作初始准备。 完成视频ROM控制之前的处理；即将查看任选的视频ROM并加以控制。 屏幕初始准备正在进行或失灵。
2D 检测并行端口，并使之作初始准备。 已完成任选的视频ROM控制，即将进行视频ROM回复控制之后任何其他处理的控制。 屏幕回扫测试正在进行或失灵。

2E 使硬磁盘驱动器和控制器作初始准备。 从视频ROM控制之后的处理复原；如果没有发现EGA／VGA就要进行显示器存储器读／写测试。
检测视频ROM正在进行。
2F 检测数学协处理器，并使之作初始准备。 没发现EGA／VGA；即将开始显示器存储器读／写测试。 .
30 建立基本内存和扩展内存。 通过显示器存储器读／写测试；即将进行扫描检查。 认为屏幕是可以工作的。
31 检测从C800：0至EFFF：0的选用ROM，并使之作初始准备。 显示器存储器读／写测试或扫描检查失败，即将进行另一种显示器存储器读／写测试。
单色监视器是可以工作的。
32 对主板上COM／LTP／FDD／声音设备等I／O芯片编程使之适合设置值。 通过另一种显示器存储器读／写测试；却将进行另一种显示器扫描检查。
彩色监视器（40列）是可以工作的。
33 . 视频显示器检查结束；将开始利用调节开关和实际插卡检验显示器的关型。 彩色监视器（80列）是可以工作的。
34 . 已检验显示器适配器；接着将调定显示方式。 计时器滴答声中断测试正在进行或失灵。
35 . 完成调定显示方式；即将检查BIOS ROM的数据区。 停机测试正在进行或失灵。
36 . 已检查BIOS ROM数据区；即将调定通电信息的游标。 门电路中A－20失灵。
37 . 识别通电信息的游标调定已完成；即将显示通电信息。 保护方式中的意外中断。
38 . 完成显示通电信息；即将读出新的游标位置。 RAM测试正在进行或者地址故障＞FFFFH。
39 . 已读出保存游标位置，即将显示引用信息串。 .
3A . 引用信息串显示结束；即将显示发现ESC信息。 间隔计时器通道2测试或失灵。
3B 用OPTI电路片（只是486）使辅助超高速缓冲存储器作初始准备。 已显示发现＜ESC＞信息；虚拟方式，存储器测试即将开始。
按日计算的日历时钟测试正在进行或失灵。
3C 建立允许进入CMOS设置的标志。 . 串行端口测试正在进行或失灵。
3D 初始化键盘／PS2鼠标／PNP设备及总内存节点。 . 并行端口测试正在进行或失灵。
3E 尝试打开L2高速缓存。 . 数学协处理器测试正在进行或失灵。
40 . 已开始准备虚拟方式的测试；即将从视频存储器来检验。 调整CPU速度，使之与外围时钟精确匹配。
41 中断已打开，将初始化数据以便于0：0检测内存变换（中断控制器或内存不良） 从视频存储器检验之后复原；即将准备描述符表。 系统插件板选择失灵。
42 显示窗口进入SETUP。 描述符表已准备好；即将进行虚拟方式作存储器测试。 扩展CMOS RAM故障。
43 若是即插即用BIOS，则串口、并口初始化。 进入虚拟方式；即将为诊断方式实现中断。 .
44 . 已实现中断（如已接通诊断开关；即将使数据作初始准备以检查存储器在0：0返转。） BIOS中断进行初始化。
45 初始化数学协处理器。 数据已作初始准备；即将检查存储器在0：0返转以及找出系统存储器的规模。 .
46 . 测试存储器已返回；存储器大小计算完毕，即将写入页面来测试存储器。 检查只读存储器ROM版本。
47 . 即将在扩展的存储器试写页面；即将基本640K存储器写入页面。 .
48 . 已将基本存储器写入页面；即将确定1MB以上的存储器。 视频检查，CMOS重新配置。
49 . 找出1BM以下的存储器并检验；即将确定1MB以上的存储器。 .
4A . 找出1MB以上的存储器并检验；即将检查BIOS ROM数据区。 进行视频的初始化。
4B . BIOS ROM数据区的检验结束，即将检查＜ESC＞和为软复位清除1MB以上的存储器。 .
4C . 清除1MB以上的存储器(软复位)即将清除1MB以上的存储器. 屏蔽视频BIOS ROM。.
4D 已清除1MB以上的存储器（软复位）；将保存存储器的大小。 .
4E 若检测到有错误；在显示器上显示错误信息，并等待客户按＜F1＞键继续。 开始存储器的测试：（无软复位）；即将显示第一个64K存储器的测试。
显示版权信息。
4F 读写软、硬盘数据，进行DOS引导。 开始显示存储器的大小，正在测试存储器将使之更新；将进行串行和随机的存储器测试。 .
50 将当前BIOS监时区内的CMOS值存到CMOS中。 完成1MB以下的存储器测试；即将高速存储器的大小以便再定位和掩蔽。
将CPU类型和速度送到屏幕。
51 . 测试1MB以上的存储器。 .
52 所有ISA只读存储器ROM进行初始化，最终给PCI分配IRQ号等初始化工作。 已完成1MB以上的存储器测试；即将准备回到实址方式。
进入键盘检测。
53 如果不是即插即用BIOS，则初始化串口、并口和设置时种值。 保存CPU寄存器和存储器的大小，将进入实址方式。 .
54 . 成功地开启实址方式；即将复原准备停机时保存的寄存器。 扫描“打击键”
55 . 寄存器已复原，将停用门电路A－20的地址线。 .
56 . 成功地停用A－20的地址线；即将检查BIOS ROM数据区。 键盘测试结束。
57 . BIOS ROM数据区检查了一半；继续进行。 .
58 . BIOS ROM的数据区检查结束；将清除发现＜ESC＞信息。 非设置中断测试。
59 . 已清除＜ESC＞信息；信息已显示；即将开始DMA和中断控制器的测试。 .
5A . . 显示按“F2”键进行设置。
5B . . 测试基本内存地址。
5C . . 测试640K基本内存。
60 设置硬盘引导扇区病毒保护功能。 通过DMA页面寄存器的测试；即将检验视频存储器。 测试扩展内存。
61 显示系统配置表。 视频存储器检验结束；即将进行DMA＃1基本寄存器的测试。 .
62 开始用中断19H进行系统引导。 通过DMA＃1基本寄存器的测试；即将进行DMA＃2寄存器的测试。 测试扩展内存地址线。
63 . 通过DMA＃2基本寄存器的测试；即将检查BIOS ROM数据区。 .
64 . BIOS ROM数据区检查了一半，继续进行。 .
65 . BIOS ROM数据区检查结束；将把DMA装置1和2编程。 .
66 . DMA装置1和2编程结束；即将使用59号中断控制器作初始准备。 Cache注册表进行优化配置。
67 . 8259初始准备已结束；即将开始键盘测试。 .
68 . . 使外部Cache和CPU内部Cache都工作。
6A . . 测试并显示外部Cache值。
6C . . 显示被屏蔽内容。
6E . . 显示附属配置信息。
70 . . 检测到的错误代码送到屏幕显示。
72 . . 检测配置有否错误。
74 . . 测试实时时钟。
76 . . 扫查键盘错误。
7A . . 锁键盘。
7C . . 设置硬件中断矢量。
7E . . 测试有否安装数学处理器。
80 . 键盘测试开始，正在清除和检查有没有键卡住，即将使键盘复原。 关闭可编程输入／输出设备。
81 . 找出键盘复原的错误卡住的键；即将发出键盘控制端口的测试命令。 .
82 . 键盘控制器接口测试结束，即将写入命令字节和使循环缓冲器作初始准备。 检测和安装固定RS232接口（串口）。
83 . 已写入命令字节，已完成全局数据的初始准备；即将检查有没有键锁住。 .
84 . 已检查有没有锁住的键，即将检查存储器是否与CMOS失配。 检测和安装固定并行口。
85 . 已检查存储器的大小；即将显示软错误和口令或旁通安排。 .
86 . 已检查口令；即将进行旁通安排前的编程。 重新打开可编程I／O设备和检测固定I／O是否有冲突。
87 . 完成安排前的编程；将进行CMOS安排的编程。 .
88 . 从CMOS安排程序复原清除屏幕；即将进行后面的编程。 初始化BIOS数据区。
89 . 完成安排后的编程；即将显示通电屏幕信息。 .
8A . 显示头一个屏幕信息。 进行扩展BIOS数据区初始化。
8B . 显示了信息：即将屏蔽主要和视频BIOS。 .
8C . 成功地屏蔽主要和视频BIOS，将开始CMOS后的安排任选项的编程。 进行软驱控制器初始化。
8D . 已经安排任选项编程，接着检查滑了鼠和进行初始准备。 .
8E . 检测了鼠标以及完成初始准备；即将把硬、软磁盘复位。 .
8F . 软磁盘已检查，该磁盘将作初始准备，随后配备软磁盘。 .
90 . 软磁盘配置结束；将测试硬磁盘的存在。 硬盘控制器进行初始化。
91 . 硬磁盘存在测试结束；随后配置硬磁盘。 局部总线硬盘控制器初始化。
92 . 硬磁盘配置完成；即将检查BIOS ROM的数据区。 跳转到用户路径2。
93 . BIOS ROM的数据区已检查一半；继续进行。 .
94 . BIOS ROM的数据区检查完毕，即调定基本和扩展存储器的大小。 关闭A－20地址线。
95 . 因应鼠标和硬磁盘47型支持而调节好存储器的大小；即将检验显示存储器。 .
96 . 检验显示存储器后复原；即将进行C800：0任选ROM控制之前的初始准备。 “ES段”注册表清除。
97 . C800：0任选ROM控制之前的任何初始准备结束，接着进行任选ROM的检查及控制。 .
98 . 任选ROM的控制完成；即将进行任选ROM回复控制之后所需的任何处理。 查找ROM选择。
99 . 任选ROM测试之后所需的任何初始准备结束；即将建立计时器的数据区或打印机基本地址。 .
9A . 调定计时器和打印机基本地址后的返回*作；即调定RS－232基本地址。 屏蔽ROM选择。
9B . 在RS－232基本地址之后返回；即将进行协处理器测试之初始准备。 .
9C . 协处理器测试之前所需初始准备结束；接着使协处理器作初始准备。 建立电源节能管理。
9D . 协处理器作好初始准备，即将进行协处理器测试之后的任何初始准备。 .
9E . 完成协处理器之后的初始准备，将检查扩展键盘，键盘识别符，以及数字锁定。 开放硬件中断。
9F . 已检查扩展键盘，调定识别标志，数字锁接通或断开，将发出键盘识别命令。 .
A0 . 发出键盘识别命令；即将使键盘识别标志复原。 设置时间和日期。
A1 . 键盘识别标志复原；接着进行高速缓冲存储器的测试。 .
A2 . 高速缓冲存储器测试结束；即将显示任何软错误。 检查键盘锁。
A3 . 软错误显示完毕；即将调定键盘打击的速率。 .
A4 . 调好键盘的打击速率，即将制订存储器的等待状态。 键盘重复输入速率的初始化。
A5 . 存储器等候状态制定完毕；接着将清除屏幕。 .
A6 . 屏幕已清除；即将启动奇偶性和不可屏蔽中断。 .
A7 . 已启用不可屏蔽中断和奇偶性；即将进行控制任选的ROM在E000：0之所需的任何初始准备。 .
A8 . 控制ROM在E000：0之前的初始准备结束，接着将控制E000：0之后所需的任何初始准备。 清除“F2”键提示。
A9 . 从控制E000：0 ROM返回，即将进行控制E000：0任选ROM之后所需的任何初始准备。 .
AA . 在E000：0控制任选ROM之后的初始准备结束；即将显示系统的配置。 扫描“F2”键打击。
AC . . 进入设置.
AE . . 清除通电自检标志。
B0 . . 检查非关键性错误。
B2 . . 通电自检完成准备进入*作系统引导。
B4 . . 蜂鸣器响一声。
B6 . . 检测密码设置（可选）。
B8 . . 清除全部描述表。
BC . . 清除校验检查值。
BE 程序缺省值进入控制芯片，符合可调制二进制缺省值表。 . 清除屏幕（可选）。
BF 测试CMOS建立值。 . 检测病毒，提示做资料备份。
C0 初始化高速缓存。 . 用中断19试引导。
C1 内存自检。 . 查找引导扇区中的“55”“AA”标记。
C3 第一个256K内存测试。 . .
C5 从ROM内复制BIOS进行快速自检。 . .
C6 高速缓存自检。 . .
CA 检测Micronies超速缓冲存储器（如果存在），并使之作初始准备。 . .
CC 关断不可屏蔽中断处理器。 . .
EE 处理器意料不到的例外情况。 . .
FF 给予INI19引导装入程序的控制，主板OK

㈩ 什么是高速缓冲存储器

高速缓冲存储器(Cache)实际上是为了把由DRAM组成的大容量内存储器都看做是高速存储器而设置的小容量局部存储器，一般由高速SRAM构成。这种局部存储器是面向CPU的，引入它是为减小或消除CPU与内存之间的速度差异对系统性能带来的影响。Cache 通常保存着一份内存储器中部分内容的副本（拷贝），该内容副本是最近曾被CPU使用过的数据和程序代码。Cache的有效性是利用了程序对存储器的访问在时间上和空间上所具有的局部区域性，即对大多数程序来说，在某个时间片内会集中重复地访问某一个特定的区域。如PUSH/POP指令的操作都是在栈顶顺序执行，变量会重复使用，以及子程序会反复调用等，就是这种局部区域性的实际例证。因此，如果针对某个特定的时间片，用连接在局部总线上的Cache代替低速大容量的内存储器，作为CPU集中重复访问的区域，系统的性能就会明显提高。
系统开机或复位时，Cache 中无任何内容。当CPU送出一组地址去访问内存储器时，访问的存储器的内容才被同时“拷贝”到Cache中。此后，每当CPU访问存储器时，Cache 控制器要检查CPU送出的地址，判断CPU要访问的地址单元是否在Cache 中。若在，称为Cache 命中，CPU可用极快的速度对它进行读/写操作；若不在，则称为Cache未命中，这时就需要从内存中访问，并把与本次访问相邻近的存储区内容复制到Cache 中。未命中时对内存访问可能比访问无Cache 的内存要插入更多的等待周期，反而会降低系统的效率。而程序中的调用和跳转等指令，会造成非区域性操作，则会使命中率降低。因此，提高命中率是Cache 设计的主要目标。