Ⅰ 微型计算机中的主存储器一般是由什么组成
主存储器概述
（1）主存储器的两个重要技术指标
◎读写速度：常常用存储周期来度量，存储周期是连续启动两次独立的存储器操作（如读操作）所必需的时间间隔。
◎存储容量：通常用构成存储器的字节数或字数来计量。
（2）主存储器与CPU及外围设备的连接
是通过地址总线、数据总线、控制总线进行连接，
◎地址总线用于选择主存储器的一个存储单元，若地址总线的位数k，则最大可寻址空间为2k。如k＝20，可访问1MB的存储单元。
◎数据总线用于在计算机各功能部件之间传送数据。
◎控制总线用于指明总线的工作周期和本次输入／输出完成的时刻。
（3）主存储器分类
◎按信息保存的长短分：ROM与RAM
ROM在计算机中一般板卡的BIOS都是ROM的如主板的BIOS。
RAM在计算机中像内存，CACHE都是RAM
◎按生产工艺分：静态存储器与动态存储器
静态存储器（SRAM）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。
动态存储器（DRAM）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。
静态存储器与动态存储器主要性能比较如下表：
静态和动态存储器芯片特性比较
SRAM DRAM
存储信息 触发器 电容
破坏性读出 非 是
需要刷新 不要 需要
送行列地址 同时送 分两次送
运行速度 快 慢
集成度 低 高
发热量 大 小
存储成本 高 低
动态存储器的定期刷新：在不进行读写操作时，DRAM 存储器的各单元处于断电状态，由于漏电的存在，保存在电容CS 上的电荷会慢慢地漏掉，为此必须定时予以补充，称为刷新操作。
Ⅱ 北桥芯片与主存储器之间的通信线路
，，现在的主板没有南北桥了，北桥功能转移到CPU中集成了。当然内存控制器也就在CPU中了，CPU外部与内存连接的通讯线路，也只有控制总线、数据总线、地址总线。
Ⅲ cpu、存储器、i/o设备是通过______连接起来的。
cpu、存储器、i/o设备是通过总线连接起来的。
总线（Bus）是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束。
按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。
总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。
Ⅳ 存储器进行位扩展时是否需要将地址线按顺序与系统地址线连接数据线是否需要按顺序连接
存储器进行位扩展时是否需要将地址线按顺序与系统地址线连接？
数据线是否需要按顺序连接？
考试答卷时，就按照顺序连接吧。
实际工作中，是可以改变顺序的。
地址线，不按照顺序，会变更各片的地址号码。
数据线，不按照顺序，对于 RAM，无影响。
而 ROM 读出的内容，就会错位，不可识别。
这也有好处，这是硬件加密的方式。
Ⅳ 在微机中，CPU，存储器，输入设备，输出设备之间是通过什么连接起
通过系统总线把CPU、存储器、输入设备和输出设备连接起来，实现信息交换。
系统总线在微型计算机中的地位，如同人的神经中枢系统，CPU通过系统总线对存储器的内容进行读写，同样通过总线，实现将CPU内数据写入外设，或由外设读入CPU。
微型计算机都采用总线结构。总线就是用来传送信息的一组通信线。微型计算机通过系统总线将各部件连接到一起，实现了微型计算机内部各部件间的信息交换。
(5)主存储器怎么连接扩展阅读：
系统总线技术指标
1、系统总线的带宽（总线数据传输速率）
系统总线的带宽指的是单位时间内总线上传送的数据量，即每钞钟传送MB的最大稳态数据传输率。与总线密切相关的两个因素是总线的位宽和总线的工作频率，它们之间的关系：总线的带宽=总线的工作频率*总线的位宽/8。
2、系统总线的位宽
系统总线的位宽指的是总线能同时传送的二进制数据的位数，或数据总线的位数，即32位、64位等总线宽度的概念。总线的位宽越宽，每秒钟数据传输率越大，总线的带宽越宽。
3、系统总线的工作频率
总线的工作时钟频率以MHZ为单位，工作频率越高，总线工作速度越快，总线带宽越宽。
Ⅵ 主存储器是什么
主存储器英文全称是Main memory，也简称为主存。它是计算机硬件的一个非常重要的部件，它的作用是存放指令和数据，并且能由中央处理器直接随机存取。
主存储器是按地址存放信息的，存取速度一般与地址无关。
主存储器一般采用半导体存储器，它和辅助存储器相比下，具有容量小、读写速度快、价格高等特点。
(6)主存储器怎么连接扩展阅读：
技术指标
1、容量
在一个存储器中容纳的存储单元总数通常称为该存储器的存储容量。存储容量用字数或字节数(B)来表示，如64K字，512KB，10MB。外存中为了表示更大的存储容量，采用MB，GB，TB等单位，存储容量这一概念反映了存储空间的大小。
2、时间
存储器访问时间或读∕写时间，是指从启动一次存储器操作到完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储器存取时间。
3、周期
是指连续启动两次独立的存储器操作(如连续两次读操作)所需间隔的最小时间。通常，存储周期略大于存储时间，其时间单位为ns。
容量扩展
由于存储芯片的容量有限，主存储器往往要是由一定数量的芯片构成的位扩展：位扩展是指只在位数方面扩展（加大字长），而芯片的字数和存储器的字数。
位扩展的连接方式是将各存储芯片的地址线、片选线和读写线相应地并联起来，而将各芯片的数据线单独列出字扩展。字扩展是指仅在字数方面扩展，而位数不变。
字扩展将芯片的地址线、数据线、读写控制线并联，而片选信号来区分各个芯片字和位同时扩展：当构成一个容量较大的容器时，往往需要在字数方向和位数方向上同时扩展。
产品分类
1、RAM是构成内存的主要部分，其内容可以根据需要随时按地址读出或写入，以某种电触发器的状态存储，断电后信息无法保存，用于暂存数据，又可分为DRAM和SRAM两种。
RAM一般使用动态半导体存储器件（DRAM）。因为CPU工作的速度比RAM的读写速度快，所以CPU读写RAM时需要花费时间等待，这样就使CPU的工作速度下降。人们为了提高CPU读写程序和数据的速度，在RAM和CPU之间增加了高速缓存（Cache）部件。
2、ROM是只读存储器，出厂时其内容由厂家用掩膜技术写好，只可读出，但无法改写。信息已固化在存储器中，一般用于存放系统程序BIOS和用于微程序控制。
3、PROM是可编程ROM，只能进行一次写入操作（与ROM相同），但是可以在出厂后，由用户使用特殊电子设备进行写入。
4、EPROM是可擦除的PROM，可以读出，也可以写入。但是在一次写操作之前必须用紫外线照射，以擦除所有信息，然后再用EPROM编程器写入，可以写多次。
5、EEPROM是电可擦除PROM，与EPROM相似，可以读出也可写入，而且在写操作之前，不需要把以前内容先擦去，能够直接对寻址的字节或块进行修改。
参考资料来源：网络-主储存器
Ⅶ 给出芯片的存储范围怎么连接译码器
主存芯片和cpu的连接原理
主存通过数据线/地址线/控制线和cpu相连
数据总线的位数W D W_DW
D
和总线工作频率f B f_Bf
B
的乘积B = W D f B B=W_Df_BB=W
D
f
B
正比于数据传输速率
地址总线的位数决定了可寻址的最大内存空间
控制总线(读.写)指出总线周期的类型和本次输入输出操作完成的时刻
多个内存芯片集成到一个内存条上
多个内存条和主板上的ROM芯片组成计算机所需的主存空间,再通过总线与cpu相连
内存条插槽就是存储器总线
内存中的信息通过内存条的引脚,再通过插槽内的引线连接到主板上
主板上的导线连接到cpu上
主存容量的扩展
单个芯片的容量有限
可通过字扩展/位扩展两方面来扩充主存容量
位扩展法
字扩展发
字位同时扩展
存储器容量S=地址线数N A N_AN
A
乘以字长W
S = N A × W S=N_A\times{W}S=N
A
×W
位扩展法
cpu的数据线和存储芯片数据位数不一定相等
必须进行位扩展,使用多个存储器间对字长进行扩展,使其数据位数和cpu的数据线相等
也即是扩展单个存储字的字长(仅提升W)
可见,单纯的位扩展没有扩大寻址范围
在同一时刻,cpu片选中所有芯片,每个芯片读取相同个bit内容
片选信号C S ‾ \overline{CS}
CS
要链接到所有芯片
每片的数据线一次作为cpu数据线的一位
采用位扩展时,所有芯片链接地址线的方式相同
另一种扩展方式是字扩展法,扩展的是存储字总数(仅提升N A N_AN
A
)
将多个存储芯片的以下方面相应并联
地址端
片选端
读写控制端
数据端分别引出
字扩展法
扩展的是存储字总数(仅提升N A N_AN
A
),字的位数不变
将芯片的以下方面相应并联
地址线
数据线
读写控制线
片选信号用来区分各芯片的地址范围
仅采用字扩展时,各芯片
连接地址线的方式相同
连接数据线的方式也相同
但是在某一时刻只选中部分芯片
通过**片选信号C S ‾ \overline{CS}
CS
**或者采用译码器设计连接到相应存储芯片
字位同时扩展法
同时增加N A , W N_A,WN
A
,W
一般先执行位扩展(分组→ \to→整体)
再执行字扩展
连线:
所有芯片的地址线连线还是相同
数据线不同
存储芯片的地址分配和片选
cpu访问存储单元
首先需要进行片选
多个存储芯片构成的存储器,选择其中的一片进行访问
片选信号的产生分为线选法和译码片选法
再进行字选
在选中的芯片中,根据地址码选择相应的存储单元
片内的字选通常由cpu送出的N条低位地址线完成的
地址线直接链接到所有存储芯片的地址输入端
线选法
不需要译码器,线路简单
地址空间不连续,片选的地址线必须分时为低电平(否则不能工作)
可能无法充分利用系统的存储器空间,造成地址资源浪费
比如cpu可用的高位地址线数量不足以选中大量需要独立选中的芯片(组),即片选信号种类不足
译码片选法
用高位地址线(除了片内寻址外的)通过地址译码器芯片产生片选信号
半导体存储芯片的译码驱动方式
半导体存储芯片的译码驱动方式有两种:线选法和 重合法
线选法
它的特点是用一根 字选择线(字线),直接选中一个存储单元的各位(如一个字节的各个位)
这种方式结构较简单,但只适于容量不大的存储芯片
4.19 是一个 16×1 字节线选法存储芯片的结构示意图
如当地址线 A 3 A 2 A 1 A 0 A_{3}A_{2}A_{1}A_{0}A
3
A
2
A
1
A
0
为 1111 时,则第 15 根字线被选中,对应下图中的最后一行 8 位代码便可直接读出或写入
重合法
由于被选单元是由 X、Y 两个方向的地址决定的,故称为重合法
4.10 是一个 1K×1 位重合法结构示意图
显然,只要用 64 根选择线(X、Y 两个方向各 32 根),便可选择 32×32 矩阵中的 任一位
例如,当地址线为全 0 时,译码输出 X 和 Y 有效,矩阵中第 0 行、第 О 列共同选中的那位即被选中
当欲构成 1K×1 字节的存储器时,只需用 8 片即可
存储器与 CPU 的连接🎈
合理选择存储芯片
要组成一个主存系统,选择存储芯片是第一步,主要指
存储芯片的类型(RAM 或 ROM)
芯片数量
ROM 存放系统程序、标准子程序和各类常数
RAM 则是为用户编程而设置的
考虑芯片数量时,要尽量使连线简单、方便
地址线的连接
存储芯片的容量不同,其地址线数也不同,而 CPU 的地址线数往往比存储芯片的地址线数要多
将 CPU 地址线的低位与存储芯片的 地址线相连,以选择芯片中的某一单元(字选)
这部分的译码是由芯片的片内逻辑完成的
将 CPU地址线的高位则在 扩充存储芯片时使用
用来 选择存储芯片（片选),这部分译码由外接译码器逻辑完成
数据线的连接
CPU 的数据线数与存储芯片的数据线数不一定相等,
在相等时可直接相连;
在不等时必须对存储芯片扩位,使其数据位数与 CPU 的数据线数相等
读写命令线的连接
CPU 读/写命令线一般可直接与存储芯片的读/写控制端相连,
通常高电平为读,
低电平为写
有些 C P U \mathrm{CPU}CPU 的读/写命令线是分开的
读为 R D ‾ \overline{RD}
RD
(read), 写为 W E ‾ \overline{WE}
WE
(write) , 均为低电平有效
此时 C P U \mathrm{CPU}CPU 的读命令线应与存储芯片的允许读控制端相连,
而 CPU 的写命令线则应与存储芯片的允许写控制端相连
片选线的连接
片选线的连接是 CPU 与存储芯片连接的关键
存储器由许多存储芯片叠加而成
哪一片被选中完全取决于该存储芯片的片选控制端 C S ‾ \overline{CS}
CS
是否能接收到来自 CPU 的片选有效信号
片选有效信号与 CPU 的 访存控制信号M R E Q ‾ \overline{MREQ}
MREQ
(MemoryRequst)(低电平有效)有关,
因为只有当 CPU 要求访存时,才要求选中存储芯片
若 CPU 访问外设IO,则 M R E Q ‾ \overline{MREQ}
MREQ
为高,表示不要求存储器工作
芯片引脚缩写参考🎆
Pin Name Abbreviations - Using Altium Documentation
https://techdocs.altium.com › files › wiki_attachments
示例
注意到存储是按照字节编址,容量是(范围*8bit)
也不是必须要将十六进制转换为二进制(可以直接执行十六进制的减法运算:67 F F H − 6000 H + 1 = 800 H = 2 11 = 2 × 2 10 67FFH-6000H+1=800H=2^{11}=2\times2^{10}67FFH−6000H+1=800H=2
11
=2×2
10
=2k
类似的,6 B F F H − 6800 H + 1 = 400 H = 2 10 H = 1 k 6BFFH-6800H+1=400H=2^{10}H=1k6BFFH−6800H+1=400H=2
10
H=1k
此处+1是因为此处范围为闭区间,包括起始地址
不过,要写成二进制形式的时候,在标注坐标的时候,每一段的首尾可以标注一下,可以这样分配:
LHS=[A 0 , A 4 , A 7 , A 8 , A 12 A_0,A_4,A_7,A_8,A_{12}A
0
,A
4
,A
7
,A
8
,A
12
]
RHS=[A 3 , A 7 , A 11 , A 15 A_3,A_7,A11,A15A
3
,A
7
,A11,A15]
但是在画片选逻辑图的时候,需要结合cpu地址线的高位部分以及要求的寻址范围,得出哪些cpu地址线需要保持高电平/低电平,从而便于接入特定的地址译码器(驱动其)进行片选
另外我们可以从二进制形式中方便的看出A 11 , A 12 , A 13 A_{11},A_{12},A_{13}A
11
,A
12
,A
13
的规律,即他们除了A 11 A_{11}A
11
外,其余都保持不变(分别是A 12 = 0 , A 13 = 1 A_{12}=0,A_{13}=1A
12
=0,A
13
=1);如此一来,就可以确定A 13 , A 12 , A 11 A_{13},A_{12},A_{11}A
13
,A
12
,A
11
(高位到低位分别是100,101这两种可能(十进制就是4,5;所以最终在连接译码器输出端的时候,我们接入的是Y 4 , Y 5 Y_{4},Y_{5}Y
4
,Y
5
而不是其他的译码器输出))
第一片存储芯片用作系统空间,寻址空间需要11条地址线才能够充分利用该芯片的存储单元
第二部分是有两片小的4位芯片组合成一个整体上有8位字长的芯片组,然而位扩展不会增加寻址范围,因此和扩展前的地址线要求一致,仅需要10条地址线
M R E Q ‾ \overline{MREQ}
MREQ
端:注意,cpu上的访存控制信号M R E Q ‾ \overline{MREQ}
MREQ
和A 14 A_{14}A
14
的始终保持低电平不同,在需要访存的时候,M R E Q ‾ \overline{MREQ}
MREQ
信号(低电平有效/触发,所以型号名上有overline)才会呈现低电平,从而达到只在需要访存的时候驱动地址译码器进行存储芯片片选
A 12 , A 13 , A 14 A_{12},A_{13},A_{14}A
12
,A
13
,A
14
这几条地址本质上和其他地址线没有什么不同(是指,如果该cpu接入的存储系统(芯片不通过小芯片扩展而成,而是同一块芯片的时候,这些地址线仍然以同样的方式工作))
当然,这里被用来接入片选译码器,但是译码器应该对于这几条线是透明的.
关键在于图中的与非门(用于控制片选RAM部分(芯片组))
由于ROM和RAM属于的是字扩展(而非位扩展),所以他们不能同时被选中
而A 10 A_{10}A
10
比较独特,因为ROM芯片片内地址需要11条线(也就是需要A 10 A_{10}A
10
,但是RAM片内并用不上A 10 A_{10}A
10
)(本例中,存储扩展后,可寻址地址范围不连续)
guess:
我们要让A 10 A_{10}A
10
有效(高电平)的时候只访问ROM,而不访问RAM
又,译码器Y 5 ‾ \overline{Y_{5}}
Y
5
为低电平的时候有效,故当A 10 , Y 5 ‾ A_{10},\overline{Y_{5}}A
10
,
Y
5
均为低电平的时候才选中RAM(书上的说明是用了与门),RAM也是电平有效(选中)
后两个芯片构成一组(字长的扩展(也就是为扩展),来匹配机器 cpu 字长)(执行为扩展的时候,注意数据线(D线)的划分:高位部分和低位部分分别连接到不同的被位扩展的芯片上,同时所有成员芯片被同时片选中(是通过该位扩展芯片组的被选中而同时选所有成员 ))
一般各个存储芯片都有自己的使能端(片选C S ‾ \overline{CS}
CS
(ChipSelect))(和存储芯片的地址线以及数据线都是不同的)
打开CSDN APP，看更多技术内容
Ⅷ 连接CPU和主存储器的三总线是什么各自的功能
CPU
主频用来表示CPU的运算速度
CPU的主频＝外频×倍频系数
外频是CPU的基准频率
外频是CPU与主板之间同步运行的速度
前端总线
前端总线＝外频×倍数
前端总线的速度指的是数据传输的速度
FSB总线
即数据带宽＝(FSB总线频率×数据位宽)÷8字节
800MHz×64bit÷8bit/Byte＝6400MB/s
800MHz即是FSB总线频率为800MHz
64bit即是数据位宽为64位宽
8bit/Byte即是8字节
6400MB/s即是1秒传输6.4GMB
HT总线
即数据带宽＝(HT总线频率×2×2×数据位宽)÷8Byte
1000MHz×2×2×32bit÷8bit/Byte＝16000MB/s
1000MHz即是HT总线频率为1000MHz
HT总线是DDR双倍数据率即(×2)
HT总线上沿下沿都能传送数据即(×2)
32bit即是数据位宽为32位宽(HT最高支持32位宽通道)
8bit/Byte即是8字节
16000MB/s即是1秒传输16GB
主板前端总线为HT2.0支持CPU的HT总线1000MHz、1200MHz、1400MHz
主板前端总线为HT3.0支持CPU的HT总线1800MHz、2000MHz、2400MHz、2600MHz
主板前端总线为HT3.1支持CPU的HT总线2800MHz、3000MHz、3200MHz
FSB前端总线要通过主板北桥芯片的内存控制器连接到内存
HT总线内存控制器集成在CPU内部不用再通过北桥芯片就能直接连接到内存
Ⅸ 硬盘录像机怎么和存储器连接
录像机是要装硬盘才能录像机的,一般是打开录像机的外壳.将硬盘装上.
Ⅹ CPU、存储器、I/O设备是通过（）连接起来的
通过主板，cpu，存储器，dvd，cd等等设备都是通过主板连接起来的，如果你的主板烧坏了，整台电脑就没用了。
CPU存储器是微处理器中存放数据和各种程序的装置。CPU存储器是微处理器的一个重要的组成部分，由存储单元集合体，地址寄存器，译码驱动电路。读出放大器以及时序控制电路等几部分组成。