A. 存储器的层次结构层次结构发展历程什么原因导致存储器发展
SRAM一般用来作为计算机中的高速缓冲存储器(Cache)。 DRAM是动态随机存储器(...SDRAM的读写周期为10至15ns。 SDRAM基于双存储体结构，内含两个交错的存储...
B. 什么是存储器的分层结构
存储器的分层结构是指微机的存储器系统由寄存器、Cache、主存储器、磁盘、光盘等多个层次由上至下排列组成。分层结构的顶端，存储访问速度最快，单位价格最高，存储容量最小。自上而下速度越来越低，而容量越来越大，单位价格越来越低。
C. 【操作系统】01--存储器的层次结构
操作系统存储器，如何对存储器进行有效的管理，直接影响着存储器的利用率和系统性能。
1、存储器的层次结构
2、程序的装入和链接
3、连续分配存储管理方式
4、分页存储管理方式
5、分段存储管理方式
内部碎片和外部碎片
逻辑地址和物理地址
内存分配策略
分页的地址变换，页表的使用
分页和分段的优缺点
1、存储的层次结构
这个图不怎么看的清，总体是三个部分：存储器的层次结构、程序的装入和链接、连续分配存储管理方式
====================
（1）内存分配——为每个进程分配一定的内存空间
（2）地址映射——把程序中所用的相对地址转换成内存的物理地址
（3）内存保护——检查地址的合法性，防止越界访问
（4）内存扩充——解决“求大于供”的问题，采用虚拟存储技术
内存分配
内存分配的主要任务是：为每一道程序分配内存空间，使它们“各得其所”；当程序撤消时，则收回它占用的内存空间。分配时注意提高存储器的利用率。
地址映射
目标程序所访问的地址是逻辑地址集合的地址空间，而内存空间是内存中物理地址的集合，在多道程序环境下，这两者是不一致的，因此，存储管理必须提供地址映射功能，用于把程序地址空间中的逻辑地址转换为内存空间中对应的物理地址。
内存保护
内存保护的任务是确保每道程序都在自己的内存空间运行，互不干扰。保护系统程序区不被用户侵犯（有意或无意的），不允许用户程序读写不属于自己地址空间的数据（系统区地址空间，其他用户程序的地址空间）。
内存扩充
内存扩充的任务是从逻辑上来扩充内存容量，使用户认为系统所拥有的内存空间远比其实际的内存空间（硬件RAM）大的多。
【缓存都在其使用的工具之前，目的是为了减少访问次数】
2.1 主存储器
主存储器是计算机系统中的一个主要部件，用于保存进程运行时的程序和数据，CPU的控制部件只能从主存储器中取得指令和数据，数据能够从主存储器中读取并将他们装入到寄存器中，或者从寄存器存入到主存储器，CPU与外围设备交换的信息一般也依托于主存储器地址空间。但是，主存储器的访问速度远低于CPU执行指令的速度，于是引入了寄存机和告诉缓冲。
2.2 寄存器
寄存器访问速度最快，能与CPU协调工作，价格昂贵，容量不大，寄存器用于加速存储器的访问速度，如用寄存器存放操作数，或用作地址寄存器加快地址转换速度等。
2.3 高速缓存
高速缓存容量大于或远大于寄存器，但小于内存，访问速度高于主内存器，根据程序局部性原理，将主存中一些经常访问的信息存放在高速缓存中， 减少访问主存储器的次数 ，可大幅度提高程序执行速度。通常，进程的程序和数据存放在主存，每当使用时，被临时复制到高速缓存中，当CPU访问一组特定信息时，首先检查它是否在高速缓存中，如果已存在，则直接取出使用，否则，从主存中读取信息。有的计算机系统设置了两级或多级高速缓存，一级缓存速度最高，容量小，二级缓存容量稍大，速度稍慢。
2.4 磁盘缓存
磁盘的IO速度远低于对主存的访问速度，因此将频繁使用的一部分磁盘数据和信息暂时存放在磁盘缓存中， 可减少访问磁盘的次数， 磁盘缓存本身并不是一种实际存在的存储介质，它依托于固定磁盘，提供对主存储器空间的扩充，即利用主存中的存储空间，来暂存从磁盘中读出或写入的信息，主存可以看做是辅存的高速缓存，因为，辅存中的数据必须复制到主存方能使用，反之，数据也必须先存在主存中，才能输出到辅存。
主存储器简称 主存或内存 , 用于保存程序运行时的指令和数据.
寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和 地址 .
通常, 处理机从指存中读出数据放入指令寄存器, 这一时间段我们称之为取指周期; 处理机从数存中读取数据放入数据寄存器, 再流入运算器, 这一时间段我们称之为执行周期.
高速缓存和磁盘缓存:
高速缓冲存储器是介于寄存器和存储器之间的存储器, 主要用于备份主存中较常用的数据, 用来减少处理机对主存储器的访问次数, 提高运行效率.
磁盘缓存主要用于暂时存放频繁使用的一部分磁盘数据和信息, 以减少访问磁盘的次数.
D. 计算机存储系统分为哪几个层次
在计算机系统中存储层次可分为高速缓冲存储器、主存储器、辅助存储器三级。高速缓冲存储器用来改善主存储器与中央处理器的速度匹配问题。辅助存储器用于扩大存储空间。
存储系统的性能在计算机中的地位日趋重要，主要原因是：
1、冯诺伊曼体系结构是建筑在存储程序概念的基础上，访存操作约占中央处理器（CPU）时间的70%左右。
2、存储管理与组织的好坏影响到整机效率。
3、现代的信息处理，如图像处理、数据库、知识库、语音识别、多媒体等对存储系统的要求很高。
(4)图为存储器的层次结构扩展阅读：
移动存储特点：
1、获国家保密局认证，安全可靠；
2、与加密系统无缝结合，防护能力倍增；
3、 国内首创，将普通U盘变为加密U盘，彻底解决U盘的方便性带来的风险；
4、 采用双因子认证技术；
5、专用加密移动存储与系统无缝结合，管理更流畅；
6、功能多样，可满足各种不同需求的保密要求；
7、 完善的审计功能，随时掌握U盘持有人的行为。
移动存储功能：
1、集中注册与授权。可通过注册信息实现U盘身份识别和介质追踪；
2、主机身份认证。所有安装客户端的计算机都须经管理员分配实名信息后方可使用；
3、加密上锁。对加密上锁后的U盘需要用户进行身份认证；
4、访问控制。可灵活控制移动存储介质注册策略和信息，设定允许使用的计算机或租；
5、外出拷贝。拷入U盘内的数据可与外界的计算机进行数据交互使用，也可实现定向拷贝；
6、用户审计。移动管理存储系统提供详细的审计记录及审计报告。
主存储器：
存放指令和数据，并能由中央处理器直接随机存取的存储器，有时也称操作存储器或初级存储器。主存储器的特点是速度比辅助存储器快，容量比高速缓冲存储器大。
计算机存储介质：
计算机存储介质是计算机存储器中用于存储某种不连续物理量的媒体。计算机存储介质主要有半导体、磁芯、磁鼓、磁带、激光盘等。
E. 1. 简述存储系统层次结构的基本思想
制约计算机存储器设计的问题归纳起来有三个：容量多大？速度多快？价格多贵？
容量多大的问题似乎没有限制，不管容量多大，总要开发出应用来使用它。速度多快的问题在某种意义上更容易回答。为了获得多大的性能，存储器速度必须能够跟上处理器的速度，即当处理器执行指令时，我们不想使它停下来等待指令或操作数。最后一个问题也必须考虑，对于实用的系统，存储器的价格相对于其他部件必须是合理的。
正如人们所预料的，在存储器的3个关键特性即价格、容量和存取时间之间需要进行权衡。任何时候，都有各种技术可用来实现存储系统。在这个技术领域中，存在如下关系：
存取时间越短，每位的价格就越高；
容量越大，每位的价格就越低；
容量越大，存取时间就越长；
很显然，摆在设计者面前的难题是，不仅需要大容量，而且需要低的每位价格，因此希望采用提供大容量存储器的技术。但为了满足性能需求，设计者又必须使用昂贵、容量较小和存取时间快的存储器。
解决这个难题的方法是采用存储器层次结构，而不只是依赖单一的存储部件或技术。下图给出了一个通用存储层次结构，图中从上到下，出现下列情况：
每位价格降低；
容量增大；
存取时间增大；
处理器访问存储器的频度降低；
因此，容量较小、价格较贵、速度较快的存储器可作为容量较大、速度较慢的存储器的补充。这种组织方式成功的关键是最后一项，即处理器访问存储器的频度降低。
条件四有效的基础是访问局部性原理。在程序执行的过程中，处理器访问存储器中的指令和数据倾向于成簇（块）。程序通常通常包含很多迭代循环和子程序，一旦进入了一个循环和子程序，则需重复访问一小组指令。同样，对于表和数组的操作，包含存取一簇簇的数据。在一长段时间内，使用的簇是变动的；而在一小段时间内，处理器主要访问存储器中的固定簇。
因此，通过分层结构组织数据，有可能使存取较低层的百分比低于存取高层存储器的百分比。考虑刚才给出的二级存储器的例子，让第二级的存储器包含所有程序的指令和数据，当前的簇临时放在第一级，第一级的某些簇会不时地交换回第二级，为将要进入第一级的簇腾出空间。然而，平均来说，多数的访问是对第一级中的指令和数据。
这个原则可以应用到二级以上的存储器。考察图所示的分层结构，速度较快、容量较小且价格最贵的存储器是处理器的内部寄存器。下跳两层是主存储器，它是计算机中主要的内存系统。主存储器常用速度更快，容量更小的高速缓存来扩充。
（很多体系结构或组成原理相关的书籍上都有的。回答比较粗糙，建议你参考William Stalling的计算机组织与体系结构，这本书上有对该问题的完整的论述。）
F. 存储系统层次结构包含哪些层
第一层：通用寄存器堆
第二层：指令与数据缓冲栈
第三层：高速缓冲存储器
第四层：主储存器（DRAM）
第五层：联机外部储存器（硬磁盘机）
第六层：脱机外部储存器（磁带、光盘存储器等）
这就是存储器的层次结构~~~ 主要体现在访问速度~~~
1,设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。
2,采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。
3,在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。
G. 存储器的结构
1cpu的内部
编辑
存储器结构
存储器结构
第一层：通用寄存器堆
第二层：指令与数据缓冲栈
第三层：高速缓冲存储器
第四层：主储存器（DRAM）
第五层：联机外部储存器（硬磁盘机）
第六层：脱机外部储存器（磁带、光盘存储器等）
这就是存储器的层次结构~~~ 主要体现在访问速度~~~
2工作特点
编辑
存储器结构
存储器结构① 设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。
② 采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。
③ 在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。
一、RAM(Random Access Memory，随机存取存储器)
RAM的特点是：电脑开机时，操作系统和应用程序的所有正在运行的数据和程序都会放置其中，并且随时可以对存放在里面的数据进行修改和存取。它的工作需要由持续的电力提供，一旦系统断电，存放在里面的所有数据和程序都会自动清空掉，并且再也无法恢复。
3具体结构分类
编辑
根据组成元件的不同，RAM内存又分为以下十八种：
01.DRAM（Dynamic RAM，动态随机存取存储器）
这是最普通的RAM，一个电子管与一个电容器组成一个位存储单元，DRAM将每个内存位作为一个电荷保存在位存储
存储器结构
存储器结构单元中，用电容的充放电来做储存动作，但因电容本身有漏电问题，因此必须每几微秒就要刷新一次，否则数据会丢失。存取时间和放电时间一致，约为2~4ms。因为成本比较便宜，通常都用作计算机内的主存储器。
02.SRAM（Static RAM，静态随机存取存储器）
静态，指的是内存里面的数据可以长驻其中而不需要随时进行存取。每6颗电子管组成一个位存储单元，因为没有电容器，因此无须不断充电即可正常运作，因此它可以比一般的动态随机处理内存处理速度更快更稳定，往往用来做高速缓存。
03.VRAM（Video RAM，视频内存）
它的主要功能是将显卡的视频数据输出到数模转换器中，有效降低绘图显示芯片的工作负担。它采用双数据口设计，其中一个数据口是并行式的数据输出入口，另一个是串行式的数据输出口。多用于高级显卡中的高档内存。
04.FPM DRAM（Fast Page Mode DRAM，快速页切换模式动态随机存取存储器）
改良版的DRAM，大多数为72PIN或30Pin的模块。传统的DRAM在存取一个BIT的数据时，必须送出行地址和列地址各一次才能读写数据。而FRM DRAM在触发了行地址后，如果CPU需要的地址在同一行内，则可以连续输出列地址而不必再输出行地址了。由于一般的程序和数据在内存中排列的地址是连续的，这种情况下输出行地址后连续输出列地址就可以得到所需要的数据。FPM将记忆体内部隔成许多页数Pages，从512B到数KB不等，在读取一连续区域内的数据时，就可以通过快速页切换模式来直接读取各page内的资料，从而大大提高读取速度。在96年以前，在486时代和PENTIUM时代的初期，FPM DRAM被大量使用。
05.EDO DRAM（Extended Data Out DRAM，延伸数据输出动态随机存取存储器）
这是继FPM之后出现的一种存储器，一般为72Pin、168Pin的模块。它不需要像FPM DRAM那样在存取每一BIT 数据时必须输出行地址和列地址并使其稳定一段时间，然后才能读写有效的数据，而下一个BIT的地址必须等待这次读写操作完成才能输出。因此它可以大大缩短等待输出地址的时间，其存取速度一般比FPM模式快15%左右。它一般应用于中档以下的Pentium主板标准内存，后期的486系统开始支持EDO DRAM，到96年后期，EDO DRAM开始执行。。
存储器结构
存储器结构06.BEDO DRAM（Burst Extended Data Out DRAM，爆发式延伸数据输出动态随机存取存储器）
这是改良型的EDO DRAM，是由美光公司提出的，它在芯片上增加了一个地址计数器来追踪下一个地址。它是突发式的读取方式，也就是当一个数据地址被送出后，剩下的三个数据每一个都只需要一个周期就能读取，因此一次可以存取多组数据，速度比EDO DRAM快。但支持BEDODRAM内存的主板可谓少之又少，只有极少几款提供支持（如VIA APOLLO VP2），因此很快就被DRAM取代了。
07.MDRAM（Multi-Bank DRAM，多插槽动态随机存取存储器）
MoSys公司提出的一种内存规格，其内部分成数个类别不同的小储存库 (BANK)，也即由数个属立的小单位矩阵所构成，每个储存库之间以高于外部的资料速度相互连接，一般应用于高速显示卡或加速卡中，也有少数主机板用于L2高速缓存中。
08.WRAM（Window RAM，窗口随机存取存储器）
韩国Samsung公司开发的内存模式，是VRAM内存的改良版，不同之处是它的控制线路有一、二十组的输入/输出控制器，并采用EDO的资料存取模式,因此速度相对较快，另外还提供了区块搬移功能（BitBlt），可应用于专业绘图工作上。
09.RDRAM（Rambus DRAM，高频动态随机存取存储器）
Rambus公司独立设计完成的一种内存模式，速度一般可以达到500~530MB/s，是DRAM的10倍以上。但使用该内存后内存控制器需要作相当大的改变，因此它们一般应用于专业的图形加速适配卡或者电视游戏机的视频内存中。
10.SDRAM（Synchronous DRAM，同步动态随机存取存储器）
这是一种与CPU实现外频Clock同步的内存模式，一般都采用168Pin的内存模组，工作电压为3.3V。 所谓clock同步是指内存能够与CPU同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率。
11.SGRAM（Synchronous Graphics RAM，同步绘图随机存取存储器）
SDRAM的改良版，它以区块Block，即每32bit为基本存取单位，个别地取回或修改存取的资料，减少内存整体读写的次数，另外还针对绘图需要而增加了绘图控制器，并提供区块搬移功能（BitBlt），效率明显高于SDRAM。
12.SB SRAM（Synchronous Burst SRAM，同步爆发式静态随机存取存储器）
一般的SRAM是异步的，为了适应CPU越来越快的速度，需要使它的工作时脉变得与系统同步，这就是SB SRAM产生的原因。
13.PB SRAM（Pipeline Burst SRAM，管线爆发式静态随机存取存储器）
CPU外频速度的迅猛提升对与其相搭配的内存提出了更高的要求，管线爆发式SRAM取代同步爆发式SRAM成为必然的选择，因为它可以有效地延长存取时脉，从而有效提高访问速度。
14.DDR SDRAM（Double Data Rate二倍速率同步动态随机存取存储器）
作为SDRAM的换代产品，它具有两大特点：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（Delay Locked Loop：延时锁定回路）提供一个数据滤波信号。这是目前内存市场上的主流模式。
15.SLDRAM （Synchronize Link，同步链环动态随机存取存储器）
这是一种扩展型SDRAM结构内存，在增加了更先进同步电路的同时，还改进了逻辑控制电路，不过由于技术显示，
存储器结构
存储器结构投入实用的难度不小。
16.CDRAM（CACHED DRAM，同步缓存动态随机存取存储器）
这是三菱电气公司首先研制的专利技术，它是在DRAM芯片的外部插针和内部DRAM之间插入一个SRAM作为二级CACHE使用。当前，几乎所有的CPU都装有一级CACHE来提高效率，随着CPU时钟频率的成倍提高，CACHE不被选中对系统性能产生的影响将会越来越大，而CACHE DRAM所提供的二级CACHE正好用以补充CPU一级CACHE之不足，因此能极大地提高CPU效率。
17.DDRII(Double Data Rate Synchronous DRAM，第二代同步双倍速率动态随机存取存储器)
DDRII 是DDR原有的SLDRAM联盟于1999年解散后将既有的研发成果与DDR整合之后的未来新标准。DDRII的详细规格目前尚未确定。
18.DRDRAM (Direct Rambus DRAM)
是下一代的主流内存标准之一，由Rambus 公司所设计发展出来，是将所有的接脚都连结到一个共同的Bus，这样不但可以减少控制器的体积，已可以增加资料传送的效率。
二、ROM(READ Only Memory，只读存储器)
ROM是线路最简单半导体电路，通过掩模工艺，一次性制造，在元件正常工作的情况下，其中的代码与数据将永久保存，并且不能够进行修改。一般应用于PC系统的程序码、主机板上的 BIOS (基本输入/输出系统Basic Input/Output System)等。它的读取速度比RAM慢很多。
4组成元件分类
编辑
ROM内存又分为以下五种：
存储器结构
存储器结构1.MASK ROM（掩模型只读存储器）
制造商为了大量生产ROM内存，需要先制作一颗有原始数据的ROM或EPROM作为样本，然后再大量复制，这一样本就是MASK ROM，而烧录在MASK ROM中的资料永远无法做修改。它的成本比较低。
2.PROM（Programmable ROM，可编程只读存储器）
这是一种可以用刻录机将资料写入的ROM内存，但只能写入一次，所以也被称为“一次可编程只读存储器”(One Time Progarmming ROM，OTP-ROM)。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0，则用户可以将其中的部分单元写入1)， 以实现对其“编程”的目的。
3.EPROM（Erasable Programmable，可擦可编程只读存储器）
这是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射它的IC卡上
存储器结构
存储器结构的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到阳光直射。
4.EEPROM（Electrically Erasable Programmable，电可擦可编程只读存储器）
功能与使用方式与EPROM一样，不同之处是清除数据的方式，它是以约20V的电压来进行清除的。另外它还可以用电信号进行数据写入。这类ROM内存多应用于即插即用（PnP）接口中。
5.Flash Memory（快闪存储器）
这是一种可以直接在主机板上修改内容而不需要将IC拔下的内存，当电源关掉后储存在里面的资料并不会流失掉，在写入资料时必须先将原本的资料清除掉，然后才能再写入新的资料，缺点为写入资料的速度太慢。
H. 存储器的层次体系结构是什么样的
各存储器之间的关系
按照与CPU的接近程度，存储器分为内存储器与外存储器，简称内存与外存。内存储器又常称为主存储器（简称主存），属于主机的组成部分；外存储器又常称为辅助存储器（简称辅存），属于外部设备。CPU不能像访问内存那样，直接访问外存，外存要与CPU或I/O设备进行数据传输，必须通过内存进行。在80386以上的高档微机中，还配置了高速缓冲存储器（cache），这时内存包括主存与高速缓存两部分。对于低档微机，主存即为内存。
把存储器分为几个层次主要基于下述原因：
半导体存储器
1、合理解决速度与成本的矛盾，以得到较高的性能价格比。半导体存储器速度快，但价格高，容量不宜做得很大，因此仅用作与CPU频繁交流信息的内存储器。磁盘存储器价格较便宜，可以把容量做得很大，但存取速度较慢，因此用作存取次数较少，且需存放大量程序、原始数据（许多程序和数据是暂时不参加运算的）和运行结果的外存储器。计算机在执行某项任务时，仅将与此有关的程序和原始数据从磁盘上调入容量较小的内存，通过CPU与内存进行高速的数据处理，然后将最终结果通过内存再写入磁盘。这样的配置价格适中，综合存取速度则较快。
存储器芯片
为解决高速的CPU与速度相对较慢的主存的矛盾，还可使用高速缓存。它采用速度很快、价格更高的半导体静态存储器，甚至与微处理器做在一起，存放当前使用最频繁的指令和数据。当CPU从内存中读取指令与数据时，将同时访问高速缓存与主存。如果所需内容在高速缓存中，就能立即获取；如没有，再从主存中读取。高速缓存中的内容是根据实际情况及时更换的。这样，通过增加少量成本即可获得很高的速度。
2、使用磁盘作为外存，不仅价格便宜，可以把存储容量做得很大，而且在断电时它所存放的信息也不丢失，可以长久保存，且复制、携带都很方便。
I. 叙述微型计算机中的多级存储体系以及工作原理
多级存储体系
多级存储结构构成的存储体系是一个整体。从CPU看来，这个整体的速度接近于Cache和寄存器的操作速度、容量是辅存（或海量存储器）的容量，每位价格接近于辅存的位价格。从而较好地解决了存储器中速度、容量、价格三者之间的矛盾，满足了计算机系统的应用需要。
工作原理
存储器的层次结构能够成功的关键在于处理器访问存储器的频率递减。在执行程序期间，处理器的指令存储访问和数据存储访问呈现簇状，典型的程序包括许多迭代循环和子程序，一旦程序进入一个循环或子程序执行，就会重复访问一个小范围的指令集合。同理，对表和数组的操作涉及到存取一簇数据，经过很长一段时间，程序访问的簇会改变，但在较短的时间内，处理器主要访问存储器中固定的簇。
因此，可以通过层次组织数据，使得随着组织层次的递减，各层次的访问比例也 依次递减。以二级存储器为例，让第二级存储器包含所有的指令和数据，程序当前的访问簇暂时存放在第一级存储器中。有时第一级存储器中的某个簇要放到第二级存储器中，以便为新的簇进入第一级存储器让出空间。