⑴ 微机原理地址译码方法
微机原理地址译码方法：
微机原理地址译码有两种方式，一种是单译码方式，或称为字结构方式；另一种是双译码方式，或称为X-Y译码结构。
1、单译码方式
16字×4位的存储器共有64个存储单元，排列成16行×4列的矩阵，每个小方块表示一个存储单元。电路设有4根地址线，可寻址24＝16个地址逻辑单元，若把每个字的所有4位看成一个逻辑单元，使每个逻辑单元的4个存储单元具有相同的地址码，译码电路输出的这16根字线刚好可以选择16个逻辑单元。每选中一个地址，对应字线的4位存储单元同时被选中。选中的存储单元将与数据位线连通，即可按照要求实现读或写操作了。
⑵ 若存储器中有1k个存储单元，采用双译码方式要求译码输出线有几根
采用双译码方式要求译码输出线需要64根。
计算过程：
因为存储器中有1K个存储单元，2^10=1K=1024，所以说需要的地址线为为10根，也就是说需要10根输入线，所以说如果直接译码的话需要10根输出线，但是题目要求采用双译码，所以行纵各需要10/2=5。所以地址的话平分成5+5的形式。
所以每一个方向的译码的地址线数为2^5=32根，又因为双译码，所以32*2=64。所以需要64根输出线。
(2)对存储单元的地址译码扩展阅读：
地址译码有两种方式：一种是单译码方式，或称为字结构方式、另一种是双译码方式，或称为X-Y译码结构。
双译码方式对应位结构和字结构的存储器，与单译码相比减少了选择线数目和驱动器的数目。
存储器是许多存储单元的集合，按单元号顺序排列。每个单元由若干三进制位构成，以表示存储单元中存放的数值。
存储器是用来存放数据的集成电路或介质，常见的存储器有半导体存储器（ROM、RAM）、光存储器（如CD、VCD、MO、MD、DVD）、磁介质存储器（如磁带、磁盘、硬盘）等。
存储器是计算机极为重要的组成部分，有了它计算机才具有存储信息的功能，使计算机可以脱离人的控制自动工作。
RAM存储器主要用于存放各种现场数据、中间计算结果，以及主机与外设交换信息等，它的存储单元的内容既可读出，又可写入。ROM存储器中存储的信息只能读出，不能写入，如PC机主板上的存放BIOS程序的芯片就是ROM存储器。
⑶ 用一片3-8译码器和相应的门设计组合电路
把每个式子表示成最小项相加，输入端就是这些最小项，输出端就是将这些最小项进行与非运算。
用74LS138和74LS20按图13－3接线，74LS20芯片14脚接＋5v，7脚接地。利用开关改变输入Ai、Bi、Ci－1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表13－3中，写出输出端的逻辑表达式。
译码器常用于计算机中对存储器单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是将一种代码转换成另一种代码，所以也称为代码变换器，以下先介绍二进制唯一地址译码器。
(3)对存储单元的地址译码扩展阅读：
注意事项：
1、输出端的交流电压取决于输入端的交流电压。工厂220V；O／C是常开或常闭继电器输出。接线后，alwayson可以控制输出12V电压的通、关、断。地址码是二进制的，N方向减1，转换成二进制。
2、连接RS－232小于（100m）；100～1000米以下要使用RS－422控制模式，必须使用232转／分485适配器。总线可以加载多达64个解码器。连接到计算机，COM端口连接3加、5减码线。
3、解码器故障：电源是否未接通，芯片是否回压紧，地址码拨号是否正确，COM端口是否屏蔽。
4、解码器是控制解码器和智能球等，连接接收码行2加、5减。
5、解码器3.5引脚发射线连接主机，解码器2.5引脚接收线连接集成球。
⑷ .8086系统地址译码的三种方法是
线选法、全译码法和部分译码法。
地址译码有三种方式：线选法、全译码法和部分译码法。线选法：使用地址总线的高位地址作为片选信号，低位地址实现片内寻址，优点是结构简单，需要的硬件电路少，缺点是地址不连续，使用中不方便，而且同一存储区的地址不唯一，造成地址空间浪费。全译码法：将地址总线中除片内地址以外的全部高位地址都接到译码器的输入端参与译码。特点是每个存储单元的地址是唯一的，地址利用充分，缺点是译码电路复杂。部分译码：将高位地址的部分地址线接到译码器参与译码，产生存储器的片选信号。特点是各芯片的地址是连续的，但是地址不唯一，仍然存在地址的堆叠区。
地址译码是使用译码器进行片选然后再根据其他位的地址，对选中的芯片进行地址选择重点理解：二进制位的含义。
⑸ 地址是由二进制代码表示的，为什么还要对地址码进行译码才能找到相应的存储单元谢了，希望大家帮忙看一下
考虑这样一个简单的例子：拿3-8线译码器来说，它的输入是三个地址位，而输出是八根线，为什么呢？因为三位的二进制数也会有八种组合：000 001 010 011 100 101 110 111 ,并非只用这三位就可以驱动八个负载吧？如果我们认为010这个组合所标示的含义是想选中第二根线的话，那我们就让第二根线输出高电平，其他输出低电平好了。 这样一个过程就是地址译码的含义，用有限的地址位的不同组合，可以控制和驱动多得多的负载线。我们知道32位的地址线就可以在4G的范围内寻址，如果这个只用32跟数据线的话，显然不可能驱动这么多的负载吧。
另外一个简单的例子：比如一个办公楼里有1024盏灯，如果我想在主控制室里控制着1024盏灯，是不是需要给每个灯接一条控制线呢？理论上是可以，不过，如果这样的话，我想关掉第799盏灯时就不得不使劲找到第799条控制线，再想关掉第307盏灯时不得不找第307根线，这样也太麻烦了吧？不过我们知道2的十次方就可以表示1024这样一个数据规模，那就可以用十根线做控制了，我想关掉第256盏灯时，直接输入256，系统自动把256转换成二进制码然后译码就可以找到第256盏灯，也就是说用十根线就可以控制1024盏灯，这样就比较方便了。
而在处理器内部，其实寻址和上面的开、关灯是同样的道理，不同的是，处理器内部更需要在不同的位之间的高速切换。人工手动切换不可能做到这么快。地址译码器就可以实现。
这个是我个人的理解，我觉得应该还有其他的原因。
你还这是个好学的人，以前我们将这个的时候，大家根本就没有自己思考过就完全接受了老师的知识，现在才发现，好多知识我们都是想当然的接受了，其实自己根本没有理解到位。
⑹ 计算机中有几个地址译码器
译码器可分为两种类型，一种是将一系列代码转换成与之相对应的有效信号。这种译码器可称为惟一地址译码器，它常用于计算机中对存储单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是将一种代码转换成另一种代码，所以也称为代码变换器。 图5.3.1表示二进制译码器的一般原理图，它具有n个 输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平
⑺ 双译码结构的地址译码器有什么优点
存储器的地址译码方式可分为全地址译码、部分地址译码、线选译码三种。
(1)全地址译码就是构成存储器时要使用全部20位地址信号,即所有的高位地址信号用来作为译码器的输入,低位地址信号接存储芯片的地址输入线,从而使得存储器芯片上的每一个单元在内存空间中有唯一的一个地址。全译码的优点是每个芯片的地址范围是唯一确定,而且各片之间是连续的。缺点是译码电路比较复杂。
(2)部分地址译码方式是仅把地址总线的一部分地址信号线与存储器相连,通常是用高位地址信号的一部分而不是全部作为片选译码信号。部分地址译码使地址出现重叠区而重叠的部分必须空着不准使用这就破坏了地址空间的连续性,也在实际上减小了总的可用存储地址空间。部分地址译码方式的优点是其译码器构成比较简单成本低。
(3)线选译码指的是CPU高位地址线不经过译码,直接(或经反相器)分别接存储器芯片的片选端来区别各芯片的地址,这种地址译码方法一般仅用于系统中只使用1~3个存储芯片的情况。线选法的优点是电路简单,无需片选译码电路,缺点是存在地址不连续,CPU的寻址空间利用率低。
⑻ 接口芯片的端口地址译码方式有哪几种各有何特点
单译码方式，双译码方式。
单译码方式每选中一个地址，对应字线的4位存储单元同时被选中。双译码方式视每个字的1位存储单元构成一个逻辑单元，图中每个小方块表示一个逻辑单元。16个可寻址逻辑单元排列成4x4的矩阵。
⑼ 存储器芯片中地址译码的方式有几种,分别说明它们的特点
若CPU的寻址空间等于存储器芯片的寻址空间，可直接将高低位地址线相连即可，这种方式下，可用单条读写指令直接寻址，寻址地址与指令中的地址完全吻合。
若CPU的寻址空间大于存储器芯片的寻址空间，可直接将高低位地址线相连即可，CPU剩余部分高位地址线，这种方式下，可用单条读写指令直接寻址，未连接的地址线在指令中可以以0或1出现，即有多个地址对应每个存储器空间，可在指令中将这些位默认为零。
若CPU的寻址空间小于存储器芯片的寻址空间，可将其它IO口连接剩余存储器高位地址线，寻址前，需设置好这些IO口。
当存在多片存储器，且希望节省CPU的IO口时，需要外加译码电路。比如说，存储器地址线为13根，共8片存储器，可用74LS138连接CPU的高3位地址线，74LS38的8位输出分别连接8片存储器，读写时，寻址地址与指令中的地址完全吻合。
上一种情况中，若希望简化外围电路，也可用其余端口的8个IO分别连接8片存储的片选，其寻址方式与第三种情况类似。
⑽ 二级地址译码的结构是怎样划分的它的基本原理是什么
地址译码器
由于存储器系统是由许多存储单元构成的，每个存储单元一般存放 8 位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受 CPU 送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读／写操作。
存储器地址译码有两种方式，通常称为单译码与双译码。
(1) ．单译码
单译码方式又称字结构，适用于小容量存储器。
(2) ．双译码
在双译码结构中，将地址译码器分成两部分，即行译码器 ( 又叫 X 译码器 ) 和列译码器 ( 又叫 Y 译码器 ) 。 X 译码器输出行地址选择信号， Y 译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。