⑴ 存储器芯片为什么要设置片选信号，它与系统总线有那些连接方式这些连接方式各有什么优缺点
1 TMS320F2812外部接口的特点
TMS320F2812外部接口(XINTF)采用异步非复用模式总线，与C240x外部接口类似，但也作了改进：
① TMS320LF240x系列，程序空间、数据空间和I／O空间都映射在相同的地址(0000～FFFF)，最大可寻址192 KB，对它们的访问是通过不同的指令来区分的，例如可用IN或OUT指令访问外部I／O空间；而在TMS320F2812中，外部接口被映射到5个独立的存储空间XZCS0、XZCS1、XZCS2、XZCS6、XZCS7，每个存储空间具有独立的地址，最多可寻址4 MB。
② TMS320F2812中，有的存储空间共用1个片选信号，如Zone0和Zone1共用XZCS0AND1，Zone6和Zone7共用XZCS6AND7。各空间均可独立设置读、写信号的建立时间、激活时间及保持时间。
对任何外部空间读／写操作的时序都可以分成3部分：建立、激活和保持，时序如图1和图2所示。在建立(lead)阶段，访问存储空间的片选信号变为低电平并且地址被送到地址总线(XA)上。默认情况下该阶段的时间设置为最大，为6个XTIMCLK周期。在激活(active)阶段，对外部设备进行读写，相应的读写信号(XRD和XWD)变为低电平，同时数据被送到数据总线(XD)上。默认情况下读写该阶段的时间均设置为14个XTIMCLK周期。跟踪(trail)阶段是指读写信号变为高电平，但片选信号仍保持低电平的一段时间周期，默认情况下该阶段时间设置为6个XTIMCLK周期。因此，在编程时要根据外部设备的接口时序来设置XINTF的时序，从而正确地对外设读写。
⑵ 存储器芯片为什么要设置片选信号，它与系统总线有那些连接方式这些连接方式各有什么优缺点
1:
a: 因为一个1G芯片，比用8个128M芯片昂贵的多；
b: 假设总寻址空间为1G， 8个128M寻址可以灵活使用sram，sdram，flash等芯片(类似于给你8个插槽让你扩展外设)以满足不同的存储需求，而你做成一个1G的内存插槽。。。其他东西插在那里呢？难道你只需要1G的内存而不需要硬盘吗？
2：
分为并行跟串行，比如接个SDRAM那就是行+列寻址，就是并行接入总线，但也不是完全32位并行，NANDFLASH则是类似于串行接入总线，这跟存储器设计有关～有兴趣可以去查查相关资料，我也只是了解。
3：
优缺点，并行访问速度要快，接入简单（32位直接扔过去，一次性收发），但成本高，而且不适合远距离传输。串行的话，就是要顺序写入当然慢，而且需要传输规则才能通信（你得告诉人家你的数据怎么排列的吧），但是成本低
我就知道这么多～欢迎补充！
⑶ 存储和服务器怎样连接
首先说一下存储连接主机的方式
SCSI：这种方式比较老，新设备已经不再使用这种连接方式，使用铜缆，走scsi协议，最快的是Ultra 320 SCSI，接口最大速度320Mb/s。有些磁带库驱动器会使用SCSI口连接。不可用以太网交换机。
SAS：串行SCSI，这种方式在现在一些比较低端的存储会被采用，价格低廉，使用铜缆，接口为小梯型或小长方型的SAS专用接口。接口最大速库6Gb/s，有些磁带库驱动器会使用SAS口连接。不可用以太网交换机。典型设备IBM Total Storage DS3200。
ISCSI：这种方式可以理解为SCSI协议与TCPIP协议的结合，由于存储系统的重要性，以及以太网络的非100%可用性，所以使用的设备也大多是一些低端设备，使用以太网络铜缆，可以走以太网络交换机或主机与存储直接连接，主机端可以使用通用网卡，或者专用的ISCSI HBA卡，后者可以实现SANBoot。速度受控制器以及网络条件限制，目前主流为1Gb/s。典型设备IBM Total Storage DS3300。
Fibre Channel：这种方式是目前主流的存储连接方式，使用多模光纤，使用SCSI协议，价格高，但无论是速度还是稳定性可以很好的符合高可用环境的需要。端口速度1Gb、2Gb、4Gb、8Gb，1Gb、2Gb现在所被使用的设备一般为老设备，现在主流为4Gb，并且新设备多为8Gb。可以走交换机，或者主机与存储直接连接。但注意交换机，并不是以太网交换机，是SAN交换机，专用于光纤存储与主机的连接，特点为，交换机上的rj45为管理，其余都是SFP口。这种连接方式无典型设备，就IBM而言，DS系统的存储除ds3200、ds3300，其余的都是采用光纤接口。这种存储所使用的硬盘也是所有种类硬盘价格最高的，使用Fibre Channel接口，接口速度同存储接口速度。另外，当前各家的主流磁带库存储，也都使用光纤来连接驱动器。
另外还有一类存储同样使用RJ45，走以太网交换机，使用网络通讯协议，这类存储叫NAS。存储对外提供的并不是存储空间，而是文件系统，给windows主机使用时提供的可能是cifs，而给类unix主机使用时可能提供的是nfs。IBM N系统的存储都是这一类。实际环境见的不多。
⑷ 存储器和CPU连接时要完成什么才能正常工作
进行地址线、数据线、控制线连接。
⑸ 存储器与CPU之间的连接，有哪几种线应考虑那几方面问题简答题，在线等谢谢！
存储器与cpu之间没有连线的，他们都是安装在主板上，要问的话，应该问他们分别和主板有哪些连线。
⑹ 外设为何必须通过接口与主机相连存储器与系统总线相连需要接口吗为什么
没有接口怎么传输数据啊？存储器按照不同类型和接口分为直接与CPU主线链接的pcie类固态和通过主板转接的SATA类等其它存储器。因为所有的计算机硬件都需要有CPU的指令信号才能知道该如何工作，所以所有计算机硬件最终都直接或间接与CPU总线相连。你需要认真的读读《计算机组成原理》（滑稽）
以上为2017年11月14日的回答。2020年3月19日更新以下答案。
提问者没有给出明确的接口定义。如果这里的"接口"是指类似于软件中的"API接口"一样的东西的话，我不确定，我觉得是没有的。
在计算机组成中，这种东西应该叫"协议",比如nvme协议、sata协议。这些协议定义了设备与总线链接的方式，也定义了物理接口和数据传输的形态。
在操作系统层面上，协议对应了驱动，没有驱动操作系统无法读取外设的信息，这也是win7不能原生支持usb3.0、nvme硬盘的原因，因为win7没有集成相应的驱动。这里的驱动与题主的接口有点相似的味道。
不过既然提到系统总线，那肯定是操作系统原理方面的问题，是硬件层面的东西，硬件的执行靠的是各种控制器里的微指令。协议定义了外设有多少金手指，各个金手指怎么与总线相连，怎么传递控制信号数据信号。
所以题主的问题："外设为何必须通过接口与主机相连?""存储器与系统总线相连需要接口吗"
是不明确的。如果前半问是对的，那么后半句的答案也肯定是需要（如果确实存在这种物理传输中的"数据接口"的话）。
但我觉得题主的问题有问题，或者至少没有说明确，这里的"接口"到底是什么？还是题主的概念混淆？
如果是API接口，那么应该对应操作系统中的驱动，这里的接口其实是指驱动，驱动是必须有的。
如果是协议，那是外部的定义，在硬件中体现为控制器的微指令，那么这里的接口是指微指令吗？那么控制器和微指令也是必须有的。比如内存控制器，等等。
评论怎么骂人呢，又不说明具体原因，如果你讲的出道理，那骂人也可以的，不讲道理，直接骂人谁不会？已举报。
⑺ 存储器进行位扩展时是否需要将地址线按顺序与系统地址线连接数据线是否需要按顺序连接
存储器进行位扩展时是否需要将地址线按顺序与系统地址线连接？
数据线是否需要按顺序连接？
考试答卷时，就按照顺序连接吧。
实际工作中，是可以改变顺序的。
地址线，不按照顺序，会变更各片的地址号码。
数据线，不按照顺序，对于 RAM，无影响。
而 ROM 读出的内容，就会错位，不可识别。
这也有好处，这是硬件加密的方式。
⑻ 如何解决存储器和CPU之间的时序配合问题，述说其详细过程
http://blog.21ic.com/user1/3794/archives/2007/40244.html
分享】存储器与CPU的连接2007-7-19 16:46:00
存储器与CPU的连接
存储器与CPU或系统总线的连接，这个题目很大。注意到以字节为单位组织的存储器是16位宽度、乃至32位宽度的存储器的基础，本着由易到难、由浅入深的原则，这里先考虑以字节为单位组织的存储器与8位CPU的连接，在下一节介绍16位宽度的存储器与16位CPU(以8086为例)的连接，在后面的章节再讨论32位CPU(以80386为例)的存储器组织。
在考虑存储芯片类型时，也是先考虑与CPU连接较为方便的SRAM和ROM，然后再指出DRAM与CPU连接时要特别考虑的地方。
在存储器与CPU连接时一般要考虑以下几个问题：
·CPU总线的负载能力。
·CPU与存储器速度的配合问题。
·存储器的地址空间分配。
·读／写控制信号的连接。
·数据线的连接。
·地址线的连接与存储芯片片选信号的产生。
1．CPU总线的负载能力
CPU总线的驱动能力有限，通常为一到数个，TTL负载，因此，在较大的系统中需要考虑总线驱动。一般做法是，对单向传送的地址和控制总线，可采用三态锁存器(如74LS373、8282等)和三态单向驱动器(如74LS244)等来加以锁存和驱动；对双向传送的数据总线，可采用三态双向驱动器(如74LS245、8286等)来加以驱动。三态双向驱动器也称总线收发器或数据收发器。
2．CPU与存储器速度的配合问题
每一种存储芯片都有自己固有的时序特性，这在前面已多次讲到。在和cPu相连时必须处理好时序的配合问题。处理这个问题应以CPU的时序为基准，从CPU的角度提要求。
例如，存储芯片读取时间应小于CPU从发出地址到要求数据稳定的时间间隔；存储芯片从片选有效到输出稳定的时间应小于系统自片选有效到cPu要求数据稳定的时间间隔。如果没有满足要求的存储芯片，或者出于价格因素而选用速度较慢的存储芯片时，则应提供外部电路，以产生READY信号，迫使CPU插入等待时钟Tw。看一个具体的例子，2114-2的读取时间最大为200 ns，而cPu要求的从地址有效到数据稳定的时间间隔为150 ns，则不能使用2114—2，可选用比它快的芯片。如果出于价格因素，一定要用2114—2，则需要设计READY产生电路，以便插入Tw。
3．存储器的地址空间分配
内存通常分为RAM和ROM两大部分，而RAM又分为操作系统占用区和用户区。另外，目前生产的存储器芯片，单片的容量仍然是有限的，即它的寻址空间是有限的，一般要由若干芯片组成一个存储器。所以，在和CPU连接时需进行存储器的地址空间分配，即需要事先确定每个芯片(或由“×l位”或“×4位”芯片组成的芯片组)所占用的地址空间。
4．读／写控制信号的连接
总的原则是CPU的读／写控制信号分别和存储器芯片的读／写信号输入端相连。实际上，一般存储器芯片没有读输入端，是用写无效时的片选信号兼作读信号。有的存储器芯片设有输出允许()引脚，一般将该引脚和CPU的读信号相连，以便该片被选中且读信号有效时将片内数据输出三态门打开。对于不需要在线编程的ROM芯片，不存在写信号的连接。
5．数据线的连接
这个问题与存储器的读／写宽度有关，而存储器读／写的最大宽度一般为CPU对外数据总线的位数。在考虑存储器与CPU的数据线连接时，总的原则是：如果选用芯片的芯片字和所要设计的存储器的读／写宽度相同，则直接将它的数据线分别和CPU的数据线相连；如果芯片字的位数小于所要设计的存储器的读／写宽度，则需进行“位扩展”，即用几片组合在一起，使它们的芯片字位数的总和等于存储器的读／写宽度，将它们的数据线分别和CPU的数据线按对应关系相连。
这里以8位CPU配8位宽度的存储器为例。若选用“×8位”存储芯片，则将它的8根数据线分别和CPU的8根数据线相连即可；而选用芯片字不足8位的存储芯片，则需要用几片(“×1位”芯片需8片，“×4位”位芯片需2片)才能构成一个8位宽度的存储器，这时，需将这些芯片的数据线按位的对应关系分别和CPU的8根数据线相连。
有些存储芯片，数据的输入和输出分别缓冲，一位数据设置DIN和DOUT两个数据线引脚。对于这种芯片，需将一位的DIN和DOUT引脚连起来，再和CPU的一根数据线相连。
6．地址线的连接及存储芯片片选信号的产生
一个存储器系统通常需要若干个存储芯片。为了能正确实现寻址，一般的做法是，将cPu或系统的一部分地址线(通常是低位地址线，位数取决于存储芯片的容量)连到所有存储芯片，以进行片内寻址(存储芯片内均设有地址译码器)；而用另一部分地址线(高位地址线)进行芯片选择。存储器系统设计的关键在于如何进行芯片选择，即如何对高位地址译码以产生芯片的片选信号，常用以下三种方法：
(1)线选法
用一根地址线直接作一个存储芯片的片选信号。例如，一台8位微机，有16根地址线，现要配2 KB RAM和2 KB ROM，均选用2 K×8位的芯片，则各需一片。这时可采用一种最简单的地址选择方法，如图3．24所示。将CPU的地址线的低11位(A10～A0)和两个芯片的地址线分别相连，芯片的片选直接和其他的高位地址线中的一根相连，图中A15反相后接RAM的，A14反相后接ROM的。这样，A15、A14为1 0时选中RAM片，为0 1时选中ROM片。
这里分析一下RAM芯片占用地址空间的情况。未用的地址位(这里是A13～A11)通常取0，即RAM芯片的设计地址空间为8000H～87FFH。将A15、A14固定为1 0，A10一AO作片内寻址，当A13～A11取不同的组合时，可形成包括上述设计空间在内的8个区域。除去设计空间外，其他区域是：8800H～8FFFH，9000H～97FFH，…，B800H～BFFFH。由于A13～A11没有参加译码，访问这7个区域中的任何一个单元都会影响到设计空间中相应的单元，因此，这7个区域不得他用。可以认为这些区域也被该RAM芯片所占用着，称这些区域为设计空间的重叠区。对于该例中的ROM芯片，同样也存在7个重叠区，读者可自行分析。
线选法的优点是简单、无需外加选择电路；缺点是不能有效地利用地址空间，也不便于系统的扩充。该方法可用在存储容量需求小，且不要求扩充的场合，例如单片机应用系统。
(2)全译码
全部地址线参加译码，除去进行片内寻址的低位地址线外，其余地址线均参加译码，以进行片选。例如，一台8位微机，现要求配8 KB RAM，选用2 K×8位的芯片，安排在64 KB地址空间低端的8 KB位置。图3．25所示为该8 KB RAM与CPU(或系统总线)的连接。图中74Lsl38是3线一8线译码器。它有3个代码输入端c、B、A(A为低位)和8个译码输出端Y0～Y7。74LSl38还有3个使能端(或叫允许端)G1、和，第一个为高电平有效，后两个为低电平有效。只有当它们为l 0 0时，译码器才进行正常译码；否则，译码器不工作，所有的输出均无效(为高)。表3．5是74LSl38的真值表。此外，常用的3线一8线译码器还有8205，其输入／输出特性和74LS138完全一样，只是使用了另一组信号名称。
从图3．25中可以看到，除片内寻址的低位地址线外，高位地址都参与了译码。根据图中的接法，当A15～A1l为00000时，YO有效，选中左起第一片；为00001时，Y1有效，选中左起第二片，其他依此类推。
全译码的优点是可利用全部地址空间，可扩充性好；缺点是译码电路开销大。
(3)部分译码
它是前两种方法的综合，即除进行片内寻址的低位地址线外，其余地址线有一部分参加译码以进行片选。以图3．26所示为例，这里最高位A15没有参加译码。因为A15没有参加译码，所以也存在重叠区问题。
部分译码是界于线选法和全译码之间的一种方法，其性能也界于二者之间：可寻址空间比线选法大，比全译码小；而译码电路比线选法复杂，比全译码简单。
上面围绕存储芯片片选信号的产生，说明了三种译码方法。这些方法也适用于后面要介绍的I／O端口的寻址。
⑼ cpu与存储器连接的步骤是什么
rom是一种半导体内存，其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。例如早期的个人电脑如apple
ii或ibm
pc
xt/at的开机程序（操作系统）或是其他各种微电脑系统中的轫体（firmware）。
只能读出事先所存数据的固态半导体存储器。英文简称rom。rom所存数据，一般是装入整机前事先写好的，整机工作过程中只能读出，而不像随机存储器那样能快速地、方便地加以改写。rom所存数据稳定
，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据。除少数品种的只读存储器（如字符发生器）可以通用之外，不同用户所需只读存储器的内容不同。为便于使
用和大批
量
生产
，进一步发展了可编程只读存储器（prom）、可擦可编程序只读存储器（eprom）和电可擦可编程只读存储器（eeprom）。eprom需用紫外光长时间照射才能擦除，使用很不方便。20世纪
80
年代制出的
eeprom
，克服了eprom的不足，但集成度不高
，价格较贵。于是又开发出一种新型的存储单元结构同
eprom
相似的快闪存储器
。其集成度高、功耗低
、体积小
，又能在线快速擦除
，因而获得飞速发展，并有可能取代现行的硬盘和软盘而成为主要的大容量存储媒体。大部分只读存储器用金属-氧化物-半导体（mos）场效应管制成。