㈠ 计算机组成原理(三)存储系统
辅存中的数据要调入主存后才能被CPU访问
按存储介质，存储器可分为磁表面存储器（磁盘、磁带)、磁心存储器半导体存储器（MOS型存储器、双极型存储器）和光存储器（光盘)。
随机存取存储器（RAM）：读写任何一个存储单元所需时间都相同，与存储单元所在的物理位置无关，如内存条等
顺序存取存储器（SAM）：读写一个存储单元所需时间取决于存储单元所在的物理位置，如磁盘等
直接存取存储器（DAM）：既有随机存取特性，也有顺序存取特性。先直接选取信息所在区域，然后按顺序方式存取。如硬盘等
相联存储器，即可以按内容访问的存储器（CAM）可以按照内容检索到存储位置进行读写，“快表”就是一种相联存储器
读写存储器—即可读、也可写（如：磁盘、内存、Cache）
只读存储器—只能读，不能写（如：实体音乐专辑通常采用CD-ROM，实体电影采用蓝光光盘，BIOS通常写在ROM中）
断电后，存储信息消失的存储器——易失性存储器（主存、Cache）
断电后，存储信息依然保持的存储器——非易失性存储器（磁盘、光盘）
信息读出后，原存储信息被破坏——破坏性读出（如DRAM芯片，读出数据后要进行重写）
信息读出后，原存储信息不被破坏——非破坏性读出（如SRAM芯片、磁盘、光盘）
存储器芯片的基本电路如下
封装后如下图所示
图中的每条线都会对应一个金属引脚，另外还有供电引脚、接地引脚，故可以由此求引脚数目
n位地址对应2 n 个存储单元
假如有8k×8位的存储芯片，即
现代计算机通常按字节编址，即每个字节对应一个地址
但也支持按字节寻址、按字寻址、按半字寻址、按双字寻址
(Dynamic Random Access Memory，DRAM)即动态RAM，使用栅极电容存储信息
(Static Random Access Memory，SRAM)即静态RAM，使用双稳态触发器存储信息
DRAM用于主存、SRAM用于Cache，两者都属于易失性存储器
简单模型下需要有 根选通线，而行列地址下仅需 根选通线
ROM芯片具有非易失性，断电后数据不会丢失
主板上的BIOS芯片（ROM），存储了“自举装入程序”，负责引导装入操作系统（开机）。逻辑上，主存由 辅存RAM+ROM组成，且二者常统一编址
位扩展的连接方式是将多个存储芯片的地址端、片选端和读写控制端相应并联，数据端分别引出。
字扩展是指增加存储器中字的数量，而位数不变。字扩展将芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。
实际上，存储器往往需要同时扩充字和位。字位同时扩展是指既增加存储字的数量，又增加存储字长。
两个端口对同一主存操作有以下4种情况：
当出现(3)(4)时，置“忙”信号为0，由判断逻辑决定暂时关闭一个端口（即被延时），未被关闭的端口正常访问，被关闭的端口延长一个很短的时间段后再访问。
多体并行存储器由多体模块组成。每个模块都有相同的容量和存取速度，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作，又能交义工作。多体并行存储器分为高位交叉编址（顺序方式)和低位交叉编址（交叉方式)两种.
①高位交叉编址
②低位交叉编址
采用“流水线”的方式并行存取（宏观上并行，微观上串行）,连续取n个存储字耗时可缩短为
宏观上，一个存储周期内，m体交叉存储器可以提供的数据量为单个模块的m倍。存取周期为T，存取时间/总线传输周期为r，为了使流水线不间断，应保证模块数
单体多字系统的特点是存储器中只有一个存储体，每个存储单元存储m个字，总线宽度也为m个字。一次并行读出m个字，地址必须顺序排列并处于同一存储单元。
缺点：每次只能同时取m个字，不能单独取其中某个字；指令和数据在主存内必须是连续存放的
为便于Cache 和主存之间交换信息，Cache 和主存都被划分为相等的块，Cache 块又称Cache 行，每块由若干字节组成。块的长度称为块长(Cache 行长)。由于Cache 的容量远小于主存的容盘，所以Cache中的块数要远少于主存中的块数，它仅保存主存中最活跃的若干块的副本。因此 Cache 按照某种策略，预测CPU在未来一段时间内欲访存的数据，将其装入Cache.
将某些主存块复制到Cache中，缓和CPU与主存之间的速度矛盾
CPU欲访问的信息已在Cache中的比率称为命中率H。先访问Cache，若Cache未命中再访问主存，系统的平均访问时间t 为
同时访问Cache和主存，若Cache命中则立即停止访问主存系统的平均访问时间t 为
空间局部性：在最近的未来要用到的信息(指令和数据)，很可能与现在正在使用的信息在存储空间上是邻近的
时间局部性：在最近的未来要用到的信息，很可能是现在正在使用的信息
基于局部性原理，不难想到，可以把CPU目前访问的地址“周围”的部分数据放到Cache中
直接映射方式不需要考虑替换算法，仅全相联映射和组相联映射需要考虑
①随机算法(RAND):若Cache已满，则随机选择一块替换。实现简单，但完全没考虑局部性原理，命中率低，实际效果很不稳定
②先进先出算法(FIFO):若Cache已满，则替换最先被调入Cache的块。实现简单，依然没考虑局部性原理
③近期最少使用算法(LRU):为每一个Cache块设置一个“计数器”，用于记录每个Cache块已经有多久没被访问了。当Cache满后替换“计数器”最大的.基于“局部性原理”，LRU算法的实际运行效果优秀，Cache命中率高。
④最不经常使用算法(LFU):为每一个Cache块设置一个“计数器”，用于记录每个Cache块被访问过几次。当Cache满后替换“计数器”最小的.并没有很好地遵循局部性原理，因此实际运行效果不如LRU
现代计算机常采用多级Cache，各级Cache之间常采用“全写法+非写分配法”；Cache-主存之间常采用“写回法+写分配法”
写回法(write-back)：当CPU对Cache写命中时，只修改Cache的内容，而不立即写入主存，只有当此块被换出时才写回主存。减少了访存次数，但存在数据不一致的隐患。
全写法(写直通法，write-through)：当CPU对Cache写命中时，必须把数据同时写入Cache和主存，一般使用写缓冲(write buffer)。使用写缓冲，CPU写的速度很快，若写操作不频繁，则效果很好。若写操作很频繁，可能会因为写缓冲饱和而发生阻塞访存次数增加，速度变慢，但更能保证数据一致性
写分配法(write-allocate)：当CPU对Cache写不命中时，把主存中的块调入Cache，在Cache中修改。通常搭配写回法使用。
非写分配法(not-write-allocate)：当CPU对Cache写不命中时只写入主存，不调入Cache。搭配全写法使用。
页式存储系统：一个程序(进程)在逻辑上被分为若干个大小相等的“页面”， “页面”大小与“块”的大小相同 。每个页面可以离散地放入不同的主存块中。CPU执行的机器指令中，使用的是“逻辑地址”，因此需要通“页表”将逻辑地址转为物理地址。页表的作用：记录了每个逻辑页面存放在哪个主存块中
逻辑地址（虚地址）：程序员视角看到的地址
物理地址（实地址）：实际在主存中的地址
快表是一种“相联存储器”，可以按内容寻访，表中存储的是页表项的副本；Cache中存储的是主存块的副本
地址映射表中每一行都有对应的标记项
主存-辅存：实现虚拟存储系统，解决了主存容量不够的问题
Cache-主存：解决了主存与CPU速度不匹配的问题
㈡ 什么是cpu封装 PoP BGA
BGA针脚的一种封装方法。POP就是一种物理方法，将元件层叠进行封装。
㈢ 半导体存储器有几类，分别有什么特点
1、随机存储器
对于任意一个地址，以相同速度高速地、随机地读出和写入数据的存储器（写入速度和读出速度可以不同）。存储单元的内部结构一般是组成二维方矩阵形式，即一位一个地址的形式(如64k×1位)。但有时也有编排成便于多位输出的形式（如8k×8位）。
特点：这种存储器的特点是单元器件数量少，集成度高，应用最为广泛（见金属-氧化物-半导体动态随机存储器）。
2、只读存储器
用来存储长期固定的数据或信息，如各种函数表、字符和固定程序等。其单元只有一个二极管或三极管。一般规定，当器件接通时为“1”,断开时为“0”，反之亦可。若在设计只读存储器掩模版时,就将数据编写在掩模版图形中，光刻时便转移到硅芯片上。
特点：其优点是适合于大量生产。但是，整机在调试阶段，往往需要修改只读存储器的内容，比较费时、费事，很不灵活（见半导体只读存储器）。
3、串行存储器
它的单元排列成一维结构，犹如磁带。首尾部分的读取时间相隔很长，因为要按顺序通过整条磁带。半导体串行存储器中单元也是一维排列，数据按每列顺序读取，如移位寄存器和电荷耦合存储器等。
特点：砷化镓半导体存储器如1024位静态随机存储器的读取时间已达2毫秒，预计在超高速领域将有所发展。
(3)叠层封装的存储器扩展阅读：
半导体存储器优点
1、存储单元阵列和主要外围逻辑电路制作在同一个硅芯片上，输出和输入电平可以做到同片外的电路兼容和匹配。这可使计算机的运算和控制与存储两大部分之间的接口大为简化。
2、数据的存入和读取速度比磁性存储器约快三个数量级,可大大提高计算机运算速度。
3、利用大容量半导体存储器使存储体的体积和成本大大缩小和下降。
㈣ TSOP封装的TSOP封装的发展
叠层芯片封装是封装技术发展的主流，因为它符合了封装技术发展的趋势即：大容量、高密度、多功能、低成本。和过去单芯片封装技术相比，它打破了单纯以封装类型的更替来实现大容量、高密度、多功能、低成本的限制，而且，由于叠层技术的出现，它让一些似乎已经过时的封装类型重新焕发生机。
2006年对于TSOP封装来讲是非常重要的一年。由于TSOP封装的容积率和运行速度不及BGA封装，这种曾经广泛应用于DRAM的封装类型在DDR/DDRII中已经消失。但是随着数码产品的大量普及，人们对大容量、高密度、低成本的存储卡的需求激增，它已经成了仅次于SIP的NAND存储器的封装类型。
在TSOP的封装技术发展方面，主要有TSOP2+0、TSOP2+1、TSOP3+0、TSOP4+0、TSOP5+0、TSOP4+3等，其技术已经非常成熟、成品率高。由于芯片面积越来越大，为了解决焊接空间的不足，一些在SIP封装中得到应用的新技术也将开始出现在TSOP高密度封装中。为了解决由于SIP的柔韧性不足的问题，TSOPSIP也会成为另一发展方向。
㈤ PoP叠层封装工艺的PoP技术市场情况及其推动力
当前半导体封装发展的趋势是越来越多的向高频、多芯片模块(MCM)，系统集成(SiP)封装，堆叠封装(PiP, PoP)发展，从而传统的装配等级越来越模糊，出现了半导体装配与传统电路板装配间的集成，如倒装晶片(Flip Chip)直接在终端产品装配。半导体装配设备中的特征功能开始出现在多功能精细间距贴片机上，同时具有较高的精度，又有助焊剂应用的功能。可以说，元件堆叠技术是在业已成熟的倒装晶片装配技术上发展起来的。
自2003 年前元件堆叠技术大部分还只是应用在闪存及一些移动记忆卡中，2004 年开始出现了移动电话的逻辑运算单元和存储单元之间的堆叠装配。 在此财政年度内整个堆叠技术市场的平均增长率达60%。 预计到2009 年增长率达21%，其中移动电话对于堆叠装配技术的应用将占整个技术市场的17%, 3G 手机，MPEG4 将大量采用此技术。
移动通信产品关键是要解决”带宽”的问题，通俗的讲就是高速处理信号的能力。这就需要新型的数字信号处理器，解决方案之一就是在逻辑控制器上放置一枚存储器(通常为动态存储器)，实现了小型化，功能也得以强化。 而成熟的倒装晶片技术促成了这一技术大量应用的可能。基本上我们可以利用现有的SMT 现有的和下游资源及现成的物流供应链导入此技术进行大批量生产。
㈥ 存储器的结构
1cpu的内部
编辑
存储器结构
存储器结构
第一层：通用寄存器堆
第二层：指令与数据缓冲栈
第三层：高速缓冲存储器
第四层：主储存器（DRAM）
第五层：联机外部储存器（硬磁盘机）
第六层：脱机外部储存器（磁带、光盘存储器等）
这就是存储器的层次结构~~~ 主要体现在访问速度~~~
2工作特点
编辑
存储器结构
存储器结构① 设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。
② 采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。
③ 在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。
一、RAM(Random Access Memory，随机存取存储器)
RAM的特点是：电脑开机时，操作系统和应用程序的所有正在运行的数据和程序都会放置其中，并且随时可以对存放在里面的数据进行修改和存取。它的工作需要由持续的电力提供，一旦系统断电，存放在里面的所有数据和程序都会自动清空掉，并且再也无法恢复。
3具体结构分类
编辑
根据组成元件的不同，RAM内存又分为以下十八种：
01.DRAM（Dynamic RAM，动态随机存取存储器）
这是最普通的RAM，一个电子管与一个电容器组成一个位存储单元，DRAM将每个内存位作为一个电荷保存在位存储
存储器结构
存储器结构单元中，用电容的充放电来做储存动作，但因电容本身有漏电问题，因此必须每几微秒就要刷新一次，否则数据会丢失。存取时间和放电时间一致，约为2~4ms。因为成本比较便宜，通常都用作计算机内的主存储器。
02.SRAM（Static RAM，静态随机存取存储器）
静态，指的是内存里面的数据可以长驻其中而不需要随时进行存取。每6颗电子管组成一个位存储单元，因为没有电容器，因此无须不断充电即可正常运作，因此它可以比一般的动态随机处理内存处理速度更快更稳定，往往用来做高速缓存。
03.VRAM（Video RAM，视频内存）
它的主要功能是将显卡的视频数据输出到数模转换器中，有效降低绘图显示芯片的工作负担。它采用双数据口设计，其中一个数据口是并行式的数据输出入口，另一个是串行式的数据输出口。多用于高级显卡中的高档内存。
04.FPM DRAM（Fast Page Mode DRAM，快速页切换模式动态随机存取存储器）
改良版的DRAM，大多数为72PIN或30Pin的模块。传统的DRAM在存取一个BIT的数据时，必须送出行地址和列地址各一次才能读写数据。而FRM DRAM在触发了行地址后，如果CPU需要的地址在同一行内，则可以连续输出列地址而不必再输出行地址了。由于一般的程序和数据在内存中排列的地址是连续的，这种情况下输出行地址后连续输出列地址就可以得到所需要的数据。FPM将记忆体内部隔成许多页数Pages，从512B到数KB不等，在读取一连续区域内的数据时，就可以通过快速页切换模式来直接读取各page内的资料，从而大大提高读取速度。在96年以前，在486时代和PENTIUM时代的初期，FPM DRAM被大量使用。
05.EDO DRAM（Extended Data Out DRAM，延伸数据输出动态随机存取存储器）
这是继FPM之后出现的一种存储器，一般为72Pin、168Pin的模块。它不需要像FPM DRAM那样在存取每一BIT 数据时必须输出行地址和列地址并使其稳定一段时间，然后才能读写有效的数据，而下一个BIT的地址必须等待这次读写操作完成才能输出。因此它可以大大缩短等待输出地址的时间，其存取速度一般比FPM模式快15%左右。它一般应用于中档以下的Pentium主板标准内存，后期的486系统开始支持EDO DRAM，到96年后期，EDO DRAM开始执行。。
存储器结构
存储器结构06.BEDO DRAM（Burst Extended Data Out DRAM，爆发式延伸数据输出动态随机存取存储器）
这是改良型的EDO DRAM，是由美光公司提出的，它在芯片上增加了一个地址计数器来追踪下一个地址。它是突发式的读取方式，也就是当一个数据地址被送出后，剩下的三个数据每一个都只需要一个周期就能读取，因此一次可以存取多组数据，速度比EDO DRAM快。但支持BEDODRAM内存的主板可谓少之又少，只有极少几款提供支持（如VIA APOLLO VP2），因此很快就被DRAM取代了。
07.MDRAM（Multi-Bank DRAM，多插槽动态随机存取存储器）
MoSys公司提出的一种内存规格，其内部分成数个类别不同的小储存库 (BANK)，也即由数个属立的小单位矩阵所构成，每个储存库之间以高于外部的资料速度相互连接，一般应用于高速显示卡或加速卡中，也有少数主机板用于L2高速缓存中。
08.WRAM（Window RAM，窗口随机存取存储器）
韩国Samsung公司开发的内存模式，是VRAM内存的改良版，不同之处是它的控制线路有一、二十组的输入/输出控制器，并采用EDO的资料存取模式,因此速度相对较快，另外还提供了区块搬移功能（BitBlt），可应用于专业绘图工作上。
09.RDRAM（Rambus DRAM，高频动态随机存取存储器）
Rambus公司独立设计完成的一种内存模式，速度一般可以达到500~530MB/s，是DRAM的10倍以上。但使用该内存后内存控制器需要作相当大的改变，因此它们一般应用于专业的图形加速适配卡或者电视游戏机的视频内存中。
10.SDRAM（Synchronous DRAM，同步动态随机存取存储器）
这是一种与CPU实现外频Clock同步的内存模式，一般都采用168Pin的内存模组，工作电压为3.3V。 所谓clock同步是指内存能够与CPU同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率。
11.SGRAM（Synchronous Graphics RAM，同步绘图随机存取存储器）
SDRAM的改良版，它以区块Block，即每32bit为基本存取单位，个别地取回或修改存取的资料，减少内存整体读写的次数，另外还针对绘图需要而增加了绘图控制器，并提供区块搬移功能（BitBlt），效率明显高于SDRAM。
12.SB SRAM（Synchronous Burst SRAM，同步爆发式静态随机存取存储器）
一般的SRAM是异步的，为了适应CPU越来越快的速度，需要使它的工作时脉变得与系统同步，这就是SB SRAM产生的原因。
13.PB SRAM（Pipeline Burst SRAM，管线爆发式静态随机存取存储器）
CPU外频速度的迅猛提升对与其相搭配的内存提出了更高的要求，管线爆发式SRAM取代同步爆发式SRAM成为必然的选择，因为它可以有效地延长存取时脉，从而有效提高访问速度。
14.DDR SDRAM（Double Data Rate二倍速率同步动态随机存取存储器）
作为SDRAM的换代产品，它具有两大特点：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（Delay Locked Loop：延时锁定回路）提供一个数据滤波信号。这是目前内存市场上的主流模式。
15.SLDRAM （Synchronize Link，同步链环动态随机存取存储器）
这是一种扩展型SDRAM结构内存，在增加了更先进同步电路的同时，还改进了逻辑控制电路，不过由于技术显示，
存储器结构
存储器结构投入实用的难度不小。
16.CDRAM（CACHED DRAM，同步缓存动态随机存取存储器）
这是三菱电气公司首先研制的专利技术，它是在DRAM芯片的外部插针和内部DRAM之间插入一个SRAM作为二级CACHE使用。当前，几乎所有的CPU都装有一级CACHE来提高效率，随着CPU时钟频率的成倍提高，CACHE不被选中对系统性能产生的影响将会越来越大，而CACHE DRAM所提供的二级CACHE正好用以补充CPU一级CACHE之不足，因此能极大地提高CPU效率。
17.DDRII(Double Data Rate Synchronous DRAM，第二代同步双倍速率动态随机存取存储器)
DDRII 是DDR原有的SLDRAM联盟于1999年解散后将既有的研发成果与DDR整合之后的未来新标准。DDRII的详细规格目前尚未确定。
18.DRDRAM (Direct Rambus DRAM)
是下一代的主流内存标准之一，由Rambus 公司所设计发展出来，是将所有的接脚都连结到一个共同的Bus，这样不但可以减少控制器的体积，已可以增加资料传送的效率。
二、ROM(READ Only Memory，只读存储器)
ROM是线路最简单半导体电路，通过掩模工艺，一次性制造，在元件正常工作的情况下，其中的代码与数据将永久保存，并且不能够进行修改。一般应用于PC系统的程序码、主机板上的 BIOS (基本输入/输出系统Basic Input/Output System)等。它的读取速度比RAM慢很多。
4组成元件分类
编辑
ROM内存又分为以下五种：
存储器结构
存储器结构1.MASK ROM（掩模型只读存储器）
制造商为了大量生产ROM内存，需要先制作一颗有原始数据的ROM或EPROM作为样本，然后再大量复制，这一样本就是MASK ROM，而烧录在MASK ROM中的资料永远无法做修改。它的成本比较低。
2.PROM（Programmable ROM，可编程只读存储器）
这是一种可以用刻录机将资料写入的ROM内存，但只能写入一次，所以也被称为“一次可编程只读存储器”(One Time Progarmming ROM，OTP-ROM)。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0，则用户可以将其中的部分单元写入1)， 以实现对其“编程”的目的。
3.EPROM（Erasable Programmable，可擦可编程只读存储器）
这是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射它的IC卡上
存储器结构
存储器结构的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到阳光直射。
4.EEPROM（Electrically Erasable Programmable，电可擦可编程只读存储器）
功能与使用方式与EPROM一样，不同之处是清除数据的方式，它是以约20V的电压来进行清除的。另外它还可以用电信号进行数据写入。这类ROM内存多应用于即插即用（PnP）接口中。
5.Flash Memory（快闪存储器）
这是一种可以直接在主机板上修改内容而不需要将IC拔下的内存，当电源关掉后储存在里面的资料并不会流失掉，在写入资料时必须先将原本的资料清除掉，然后才能再写入新的资料，缺点为写入资料的速度太慢。
㈦ 长电科技——半导体芯片封装和设计龙头企业
长电 科技 是全球领先的集成电路制造和技术服务提供商，提供全方位的芯片成品制造一站式服务，包括集成电路的系统集成、设计仿真、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试并可向世界各地的半导体客户提供直运服务。
通过高集成度的晶圆级（WLP）、2.5D/3D、系统级（SiP）封装技术和高性能的倒装芯片和引线互联封装技术，长电 科技 的产品、服务和技术涵盖了主流集成电路系统应用，包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。长电 科技 在全球拥有23000多名员工，在中国、韩国和新加坡设有六大生产基地和两大研发中心，在逾22个国家和地区设有业务机构，可与全球客户进行紧密的技术合作并提供高效的产业链支持。
随着市场对便携式移动数据访问设备的需求快速增长，市场对功能融合和封装复杂性的要求也在提升。同时对更高集成度，更好电气性能、更低时延，以及更短垂直互连的要求，正在迫使封装技术从 2D 封装向更先进的 2.5D 和 3D 封装设计转变。为了满足这些需求，各种类型的堆叠集成技术被用于将多个具有不同功能的芯片集中到越来越小的尺寸中。
长电 科技 积极推动传统封装技术的突破，率先在晶圆级封装、倒装芯片互连、硅通孔(TSV)等领域中采用多种创新集成技术，以开发差异化的解决方案，帮助客户在其服务的市场中取得成功。
3D 集成技术正在三个领域向前推进：封装级集成、晶圆级集成和硅级集成。
• 封装级集成
利用常规的焊线或倒装芯片工艺进行堆叠和互连，以构建传统的堆叠芯片和堆叠封装结构，包括：
堆叠芯片 (SD) 封装 ，通常在一个标准封装中使用焊线和倒装芯片连接，对裸片进行堆叠和互连。配置包括 FBGA-SD、FLGA-SD、PBGA-SD、QFP-SD 和 TSOP-SD。
层叠封装(PoP) ，通常对经过全面测试的存储器和逻辑封装进行堆叠，消除已知合格芯片 (KGD) 问题，并提供了组合 IC 技术方面的灵活度。倒装芯片 PoP 选项包括裸片 PoP、模塑激光 PoP 和裸片模塑激光 PoP 配置 (PoP-MLP-ED)。
封装内封装 (PiP) ，封装内封装 (PiP) 通常将已封装芯片和裸片堆叠到一个 JEDEC 标准 FBGA 中。经过预先测试的内部堆叠模块 (ISM) 接点栅格阵列 (LGA) 和 BGA 或已知/已探测合格芯片 (KGD)，通过线焊进行堆叠和互连，然后模塑形成一个与常规FBGA封装相似的 CSP。
3D 晶圆级集成 (WLP) 使用再分布层和凸块工艺来形成互连。晶圆级集成技术涵盖创新的扇入(FIWLP) 和扇出 (FOWLP) 选项，包括：
嵌入式晶圆级 BGA(eWLB) - 作为一种多功能的扇出型嵌入式晶圆级 BGA 平台，eWLB 灵活的重建制造工艺可以降低基板的复杂性和成本，同时在一系列可靠、低损耗的 2D、2.5D 和 3D 解决方案中实现高性能、小尺寸和非常密集的互连。长电 科技 的 3D eWLB-SiP 和 eWLB-PoP 解决方案包括多个嵌入式无源和有源元器件，提供面对背、面对面选项，以及单面、1.5 面、双面超薄 PoP 配置。对于需要全 3D 集成的应用，长电 科技 的面对面 eWLB PoP 配置通过 eWLB 模塑层，在应用处理器和存储器芯片之间提供直接的垂直互连，以实现高带宽、极细间距的结构，其性能不逊色于 TSV 技术。
包封 WLCSP (eWLCSP ) - 一种创新的 FIWLP 封装，采用扇出型工艺，也称为 FlexLine 方法，来构建这种创新、可靠的包封 WLCSP 封装。
WLCSP - 标准晶圆级 CSP 封装。随着各种工艺技术的发展，例如低固化温度聚合物、将铜材料用于凸块下金属化 (UBM) 和 RDL，我们可以实现更高的密度，提高 WLCSP 封装的可靠性。
在真正的 3D IC 设计中，目标是将一个芯片贴合在另一个芯片上，两者之间没有任何间隔（无中介层或基材）。目前，“接近 3D”的集成通常也称为 2.5D 集成，其实现方法是使用薄的无源中介层中的硅通孔 (TSV)，在封装内部连接芯片。芯片之间的通信通过中介层上的电路进行。FOWLP 工艺还可以产生一种被称为2.5D eWLB的创新过渡技术，在这种技术中，使用薄膜扇出型结构来实现高密度互连。长电 科技 的硅级集成产品组合包括：
2.5D / 扩展 eWLB - 长电 科技 基于 eWLB 的中介层可在成熟的低损耗封装结构中实现高密度互连，提供更高效的散热和更快的处理速度。3D eWLB 互连（包括硅分割）是通过独特的面对面键合方式实现，无需成本更高的 TSV 互连，同时还能实现高带宽的 3D 集成。基于 eWLB 的中介层简化了材料供应链，降低了整体成本，为客户提供了一个强大的技术平台和路径，帮助客户将器件过渡到更先进的 2.5D 和 3D 封装。
MEOL集成的2.5D封装 - 作为首批在2.5D 封装领域拥有成熟 MEOL TSV 集成经验的 OSAT 之一，长电 科技 在这个新兴互连技术领域扮演着重要角色，专注于开发经济高效的高产量制造能力，让 TSV 成为具有商业可行性的解决方案。长电 科技 还与众多的客户、研究机构和领先代工厂开展协作，为集成式 3D 封装解决方案开发有效的商业模式。
2.5/3D集成技术圆片级与扇出封装技术系统级封装技术倒装封装技术焊线封装技术MEMS与传感器
长电 科技 为以下封装选项提供晶圆级技术：
• eWLB（嵌入式晶圆级球栅阵列）
• eWLCSP（包封晶圆级芯片尺寸封装）
• WLCSP（晶圆级芯片尺寸封装）
• IPD（集成无源器件）
• ECP（包封芯片封装）
• RFID（射频识别）
当今的消费者正在寻找性能强大的多功能电子设备，这些设备不仅要提供前所未有的性能和速度，还要具有小巧的体积和低廉的成本。这给半导体制造商带来了复杂的技术和制造挑战，他们试图寻找新的方法，在小体积、低成本的器件中提供更出色的性能和功能。长电 科技 在提供全方位的晶圆级技术解决方案平台方面处于行业领先地位，提供的解决方案包括扇入型晶圆级封装 (FIWLP)、扇出型晶圆级封装 (FOWLP)、集成无源器件 (IPD)、硅通孔 (TSV)、包封芯片封装 (ECP)、射频识别 (RFID)。
突破性的 FlexLineTM 制造方法
我们的创新晶圆级制造方法称为 FlexLineTM 方法，为客户提供了不受晶圆直径约束的自由，同时实现了传统制造流程无法实现的供应链简化和成本的显着降低。FlexLine 制造方法是不同于常规晶圆级制造的重大范式转变，它为扇入型和扇出型晶圆级封装提供了很高的灵活性和显着的成本节省。
FlexLine方法，为客户提供了不受晶圆直径约束的自由，同时实现了传统制造流程无法实现的供应链简化和成本的显着降低。
用于 2.5D 和 3D 集成的多功能技术平台
FlexLine方法，为客户提供了不受晶圆直径约束的自由，同时实现了传统制造流程无法实现的供应链简化和成本的显着降低。
半导体公司不断面临复杂的集成挑战，因为消费者希望他们的电子产品体积更小、速度更快、性能更高，并将更多功能集成到单部设备中。半导体封装对于解决这些挑战具有重大影响。当前和未来对于提高系统性能、增加功能、降低功耗、缩小外形尺寸的要求，需要一种被称为系统集成的先进封装方法。
系统集成可将多个集成电路 (IC) 和元器件组合到单个系统或模块化子系统中，以实现更高的性能、功能和处理速度，同时大幅降低电子器件内部的空间要求。
什么是系统级封装？
系统级封装 (SiP) 是一种功能电子系统或子系统，包括两个或更多异构半导体芯片（通常来自不同的技术节点，针对各自的功能进行优化），通常搭载无源元器件。SiP 的物理形式是模块，根据最终应用的不同，模块可以包括逻辑芯片、存储器、集成无源器件 (IPD)、射频滤波器、传感器、散热片、天线、连接器和/或电源芯片。
先进 SiP 的优势
为了满足用户提高集成度、改善电气性能、降低功耗、加快速度、缩小器件尺寸的需求，以下几大优势促使业界转向先进的SiP 解决方案：
• 比独立封装的元器件更薄/更小的外形尺寸
• 提高了性能和功能集成度
• 设计灵活性
• 提供更好的电磁干扰 (EMI) 隔离
• 减少系统占用的PCB面积和复杂度
• 改善电源管理，为电池提供更多空间
• 简化 SMT 组装过程
• 经济高效的“即插即用”解决方案
• 更快的上市时间 (TTM)
• 一站式解决方案 – 从晶圆到完全测试的 SiP 模块
应用
当前，先进的 SiP 和微型模块正被应用于移动设备、物联网 (IoT)、可穿戴设备、医疗保健、工业、 汽车 、计算和通信网络等多个市场。每种先进 SiP 解决方案的复杂程度各不相同，这取决于每种应用需要的元器件的数量和功能。
以下是高级 SiP 应用的一些示例：
根据应用需求和产品复杂度，我们提供多种先进 SiP 配置，从带有多个有源和无源元件、通过倒装芯片、引线键合和SMT进行互连的传统2D 模块，到更复杂的模块，如封装内封装 (PiP)、层叠封装 (PoP)、2.5D 和 3D 集成解决方案。先进的SiP 模块配置 (2D/2.5D/3D) 针对特定终端应用进行定制，旨在充分发挥它们的潜在优势，包括性能、成本、外形尺寸和产品上市时间 (TTM)。
在倒装芯片封装中，硅芯片使用焊接凸块而非焊线直接固定在基材上，提供密集的互连，具有很高的电气性能和热性能。倒装芯片互连实现了终极的微型化，减少了封装寄生效应，并且实现了其他传统封装方法无法实现的芯片功率分配和地线分配新模式。
长电 科技 提供丰富的倒装芯片产品组合，从搭载无源元器件的大型单芯片封装，到模块和复杂的先进 3D 封装，包含多种不同的低成本创新选项。长电 科技 的丰富倒装芯片产品组合包括：
FCBGA 和 fcCSP 都使用锡球来提供第二级 (BGA) 互连。
颠覆性的低成本倒装芯片解决方案：fcCuBE
长电 科技 还提供名为“fcCuBE ”的创新低成本倒装芯片技术。fcCuBE 是一种低成本、高性能的先进倒装芯片封装技术，其特点是采用铜 (Cu) 柱凸块、引线焊接 (BOL) 互连以及其他增强型组装工艺。顾名思义，fcCuBE 就是采用铜柱、BOL 和增强工艺的倒装芯片。fcCuBE 技术适用于各种平台。自 2006 年获得首个与 fcCuBE 相关的创新 BOL 工艺专利以来，长电 科技 投入大量资金，将这一变革性技术发展成为引人注目的倒装芯片解决方案，广泛应用于从低端到高端的移动市场以及中高端消费和云计算市场的终端产品。
fcCuBE 的优势是推动来自成本敏感型市场，如移动和消费类市场，以及网络和云计算市场的客户广泛采用这种封装，因为在这些市场上，布线密度和性能的增加是必然趋势。fcCuBE 的独特 BOL 互连结构可扩展到非常细的凸块间距，实现高 I/O 吞吐量，同时缓解与应力相关的芯片与封装之间的交互作用 (CPI)，而这种现象通常与无铅和铜柱凸块结构相关。这对于中高端的网络和消费类应用而言尤其重要。
长电 科技 提供全方位一站式倒装芯片服务
凭借在晶圆级封装、晶圆探针和最终测试方面的强劲实力，长电 科技 在为客户提供全方位一站式服务方面独具优势。长电 科技 提供从涉及到生产的全方位一站式倒装芯片服务，包括高速、高引脚数的数字和射频测试。
焊线形成芯片与基材、基材与基材、基材与封装之间的互连。焊线被普遍视为最经济高效和灵活的互连技术，目前用于组装绝大多数的半导体封装。
长电 科技 的多种封装方法都采用焊线互连：
铜焊线
作为金线的低成本替代品，铜线正在成为焊线封装中首选的互连材料。铜线具有与金线相近的电气特性和性能，而且电阻更低，在需要较低的焊线电阻以提高器件性能的情况下，这将是一大优势。长电 科技 可以提供各类焊线封装类型，并最大程度地节省物料成本，从而实现最具成本效益的铜焊线解决方案。
层压封装
基于层压的球栅阵列 (BGA) 互连技术最初推出的目的是满足高级半导体芯片不断增长的高引线数要求。BGA 技术的特点是将引线以小凸块或焊球的形式置于封装的底面，具有低阻抗、易于表面安装、成本相对较低和封装可靠性高等特点。长电 科技 提供全套的基于层压的 BGA 封装，包括细间距、超薄、多芯片、堆叠和热增强配置。
除了标准层压封装之外，长电 科技 还提供多种先进堆叠封装选项，包括一系列层叠封装 (PoP) 和封装内封装 (PiP) 配置。
引线框架封装
引线框架封装的特点是芯片包封在塑料模塑复合物中，金属引线包围封装周边。这种简单的低成本封装仍然是很多应用的最佳解决方案。长电 科技 提供全面的引线框架封装解决方案，从标准引线框架封装到小巧薄型热增强封装，包括方形扁平封装 (QFP)、四边/双边无引脚、扁平封装 (QFN/DFN)、薄型小外型封装 (TSOP)、小外形晶体管 (SOT)、小外形封装 (SOP)、双内联封装 (DIP)、晶体管外形 (TO)。
存储器器件
除了增值封装组装和测试服务之外，长电 科技 还提供 Micro-SD 和 SD-USB 这两种格式的存储卡封装。Micro-SD 是集成解决方案，使用 NAND 和控制器芯片，SD-USB 则是裸片和搭载 SMT 元器件的预封装芯片。长电 科技 的存储卡解决方案采用裸片级别组装、预封装芯片组装，或者两者结合的方式。
全方位服务封装设计
我们在芯片和封装设计方面与客户展开合作，提供最能满足客户对性能、质量、周期和成本要求的产品。长电 科技 的全方位服务封装设计中心可以帮助客户确定适用于复杂集成电路的最佳封装，还能够帮助客户设计最适合特定器件的封装。
2.5/3D集成技术圆片级与扇出封装技术系统级封装技术倒装封装技术焊线封装技术MEMS与传感器
MEMS and Sensors
随着消费者对能够实现传感、通信、控制应用的智能设备的需求日益增长，MEMS 和传感器因其更小的尺寸、更薄的外形和功能集成能力，正在成为一种非常关键的封装方式。MEMS 和传感器可广泛应用于通信、消费、医疗、工业和 汽车 市场的众多系统中。
传感器
传感器是一种能够检测/测量物理属性，然后记录并报告数据和/或响应信号的装置或系统。传感器通常组装在模块中，这些模块能够基于模拟或传感器馈送信号来作出响应。传感器有很多不同的类型和应用，例如压力传感器、惯性传感器、话筒、接近传感器、指纹传感器等
微机电系统 (MEMS)
MMEMS 是一种专用传感器，它将机械和电气原件通过分立或模块方式组合起来。MEMS是典型的多芯片解决方案，例如感应芯片与专用集成电路 (ASIC) 配对使用。MEMS 器件可以由机械元件、传感器、致动器、电气和电子器件组成，并置于一个共同的硅基片上。在消费、 汽车 和移动应用中使用基于 MEMS 的传感器具备一些优势，包括体积小、功耗低、成本低等。
集成一站式解决方案
凭借我们的技术组合和专业 MEMS 团队，长电 科技 能够提供全面的一站式解决方案，为您的量产提供支持，我们的服务包括封装协同设计、模拟、物料清单 (BOM) 验证、组装、质量保证和内部测试解决方案。长电 科技 能够为客户的终端产品提供更小外形尺寸、更高性能、更低成本的解决方案。我们的创新集成解决方案能够帮助您的企业实现 MEMS 和传感器应用的尺寸、性能和成本要求。
1. 嵌入式晶圆级球栅阵列 (eWLB) - 单芯片、多芯片和堆叠的层叠封装配置
2. 晶圆级芯片尺寸封装 (WLCSP) - 非常小的单芯片
3. 倒装芯片芯片尺寸封装 (fcCSP)- 单芯片或多芯片的倒装芯片配置
4. 细间距球栅阵列 (FBGA) - 单芯片或多芯片配置
5. 接点栅格阵列 (FBGA) - 单芯片或多芯片配置
6. 四边扁平无引脚 (FBGA) - 单芯片或多芯片配置
长电 科技 提供全方位一站式倒装芯片服务
凭借在晶圆级封装、晶圆探针和最终测试方面的强劲实力，长电 科技 在为客户提供全方位一站式处理方面独具优势。长电 科技 提供从设计到生产的全方位一站式倒装芯片服务，包括高速、高引脚数的数字和射频测试。
全方位一站式解决方案的优势
• 缩短产品上市时间
• 提升整体流程效率
• 提高质量
• 降低成本
• 简化产品管理
长电 科技 位于中国、新加坡、韩国和美国的全球特性分析团队，致力于为全球客户提供先进的封装表征服务，确保客户拥有高质量、高性能、可靠和高性价比的封装设计，以满足他们的市场需求。
晶圆凸块技术可以在半导体封装中提供显着的性能、外形尺寸和成本优势。晶圆凸块是一种先进的制造工艺，在切割之前就在半导体晶圆表面形成金属焊球或凸块。晶圆凸块实现了器件中的芯片与基材或印刷电路板之间的互连。焊球的成分和尺寸取决于多种因素，例如半导体器件的外形尺寸、成本以及电气、机械和热性能要求。
长电 科技 在晶圆凸块的众多合金材料和工艺方面拥有丰富的经验，包括采用共晶、无铅和铜柱合金的印刷凸块、锡球和电镀技术。我们的晶圆凸块产品包括 200mm 和 300mm 晶圆尺寸的晶圆凸块和再分配，以提供完整的一站式先进倒装芯片封装和晶圆级封装解决方案。
长电 科技 的认证质量测试中心，提供多种可靠性试验，包括环境可靠性测试、使用寿命可靠性测试、板级可靠性试验，和全方位的故障分析服务。
封测市场高景气，公司治理和业务协同不断强化，业绩实现高速增长： 公司 2020 年归母净利润同比+1371.17%，业绩实现高速增长，主要得益 于公司进一步深化海内外制造基地资源整合、提高营运效率、改善财务 结构，大幅度提高了经营性盈利能力。2020 年，公司海外并购的新加坡 星科金朋实现营业收入 13.41 亿美元，同比增长 25.41%，净利润从 2019 年的亏损 5,431.69 万美元到 2020 年的盈利 2,293.99 万美元，实现全面 扭亏为盈。另外，收购后，子公司长电国际利用星科金朋韩国厂的技术、 厂房等新设立的长电韩国工厂（JSCK）在 2020 年实现营业收入 12.35 亿美元，同比增长 64.97%；净利润 5,833.49 万美元，同比增长 669.97%。 2021 年第一季度，公司业绩延续高增长趋势，归母净利润同比 +188.68%，毛利率 16.03%，同比+2.93pct，净利率 5.76%，同比+3.41pct。
公司可为客户提 供从设计仿真到中后道封测、系统级封测的全流程技术解决方案，已成 为中国第一大和全球第三大封测企业。公司产能全球布局，各产区的配 套产能完善，随着产能利用率的持续提升，公司生产规模优势有望进一 步凸显，同时，各产区互为补充，各具技术特色和竞争优势，完整覆盖 了低、中、高端封装测试领域，在 SiP、WL-CSP、2.5D 封装等先进封 装领域优势明显。公司聚焦 5G 通信、高性能计算、 汽车 电子、高容量 存储等关键应用领域，大尺寸 FC BGA、毫米波天线 AiP、车载封测方 案和 16 层存储芯片堆叠等产品方案不断突破，龙头地位稳固。
用户资源和 高附加价值产品项目，加强星科金朋等工厂的持续盈利能力。目前，公 司国内工厂的封测服务能力持续提升，车载涉安全等产品陆续量产，同 时，韩国厂的 汽车 电子、5G 等业务规模不断扩大，新加坡厂管理效率 和产能利用率持续提升，盈利能力稳步改善。随着公司各项业务和产线 资源整合的推进，公司盈利能力有望持续提升，未来业绩增长动能充足。