㈠ 简述cache-主存组成的储存结构中，存储器读取数据的工作过程。2.cpu对主存进行读写操作，应该给出哪些信息
1.CPU访问主存地址时，需降主存地址转换成Cache地址，并判断欲访问的信息是否已调入缓存。已调入则可以进行读写操作；未调入则需将新的主存块调入。
2.给出地址（连接在地址线上），读/写信号（连接在读/写控制线，一般低电平是读，高电平是写）
㈡ 存储卡上是用什么原理来读写数据的
动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。但动态存储器同静态存储器有不同的工作原理。它是靠内部寄生电容充放电来记忆信息，电容充有电荷为逻辑1，不充电为逻辑0。欲深入了解动态RAM的基本原理请点击。 动态存储器有多种系列，如61系列、37系列、41系列、21系列等。图示为2164芯片的引脚图。将鼠标指向相应引脚可看到其对引脚功能。它是一个64K 1bit的DRAM芯片，将8片并接起来，可以构成64KB的动态存储器。
每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。
当要从DRAM芯片中读出数据时，CPU 首先将行地址加在A0-A7上，而后送出RAS 锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。
当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。
由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读操作，以保持电荷稳定，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生一次DMA请求，该请求加在DMA控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制 器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。
只读存贮器（ROM）有多种类型。由于EPROM和EEPROM存贮容量大，可多次擦除后重新对它进行编程而写入新的内容，使用十分方便。尤其是厂家为用户提供了单独地擦除器、编程器或插在各种微型机上的编程卡，大大方便了用户。因此，这种类型的只读存贮器得到了极其广泛的应用。7. RAM的工作时序
为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵守几个时间边界条件。
图7.1—3示出了RAM读出过程的定时关系。读出操作过程如下：
欲读出单元的地址加到存储器的地址输入端；
加入有效的选片信号CS；
在 线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；
让选片信号CS无效，I/O端呈高阻态，本次读出过程结束。
由于地址缓冲器、译码器及输入/输出电路存在延时，在地址信号加到存储器上之后，必须等待一段时间tAA，数据才能稳定地传输到数据输出端，这段时间称为地址存取时间。如果在RAM的地址输入端已经有稳定地址的条件下，加入选片信号，从选片信号有效到数据稳定输出，这段时间间隔记为tACS。显然在进行存储器读操作时，只有在地址和选片信号加入，且分别等待tAA和tACS以后，被读单元的内容才能稳定地出现在数据输出端，这两个条件必须同时满足。图中tRC为读周期，他表示该芯片连续进行两次读操作必须的时间间隔。
写操作的定时波形如图7.1—4所示。写操作过程如下：
将欲写入单元的地址加到存储器的地址输入端；
在选片信号CS端加上有效电平，使RAM选通；
将待写入的数据加到数据输入端；
在 线上加入低电平，进入写工作状态；
使选片信号无效，数据输入线回到高阻状态。
由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制信号（即 变低），就可能将数据错误地写入其他单元。为防止这种情况出现，在写控制信号有效前，地址必须稳定一段时间tAS，这段时间称为地址建立时间。同时在写信号失效后，地址信号至少还要维持一段写恢复时间tWR。为了保证速度最慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度tWP。此外，对于写入的数据，应在写信号tDW时间内保持稳定，且在写信号失效后继续保持tDH时间。在时序图中还给出了写周期tWC，它反应了连续进行两次写操作所需要的最小时间间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到几十ns。
ddr一个时钟周期内穿2次数据
ddr2一个时钟周期传4次
所以相同频率下ddr2的带宽是ddr的2倍
㈢ 以内存数据的读出与写入为例详细描述数据总线.控制总线和地址总线的协调工作过程
按总线的功能(传递信息的内容)分类，计算机中有三种类型的总线，即传送数据信息的数据总线、传送地址信息的地址总线和传送各种控制信息的控制总线。 1.数据总线数据总线是CPU与存储器、CPU与I/O接口设备之间传送数据信息(各种指令数据信息)的总线，这些信号通过数据总线往返于CPU与存储器、CPU与I/O接口设备之间，因此，数据总线上的信息是双向传输的。 2.地址总线地址总线上传送的是CPU向存储器、I/O接口设备发出的地址信息，寻址能力是CPU特有的功能，地址总线上传送的地址信息仅由CPU发出，因此，地址总线上的信息是单向传输的。 3.控制总线控制总线传送的是各种控制信号，有CPU至存储器、I/O接口设备的控制信号，有I/O接口送向CPU的应答信号、请求信号，因此，控制总线是上的信息是双向传输的。控制信号包括时序信号、状态信号和命令信号(如读写信号、忙信号、中断信号)等。 是64字1位静态存储器C850逻辑框图，向该存储器某一单元写入(或读出)数据时，一是需向由A0、A1、A2、A3、A4、A5构成的地址总线传送地址信息以确定对哪一存储器单元写入(或读出)；二是需要向CE端传送片选控制信号使该存储器芯片处于工作状态；三是需要在R/W端传送读写控制信号确定进行写入(或读出)操作；这样才能从数据输入端Din(或数据输出端Dout)写入(或读出)数据。上述操作向地址线、控制线和数据线均传送了信息。 有些特殊的总线虽然也需要传递数据信息、地址信息和控制信号，但由于结构简单，没有单独提供数据总线、地址总线和控制总线。如通用串行总线USB，包括电源线、接地线在内总共只提供了四条连线，只能以串行输送方式分时传送数据信息、地址信息和控制信息。
㈣ 简述存储器读出操作和写入操作的工作过程（用来提交作业的，想要简洁点），谢谢了！
进行写操作时，假定CPU要把数据寄存器（DR）中的内容00100110，即26H写入寄存器08H单元，即：
①CPU的地址寄存器(AR) 先把地址08H放到数据总线上, 经译码器选中08H 单元；
②CPU把数据寄存器中的内容26H放到数据总线上；
③CPU向寄存器发送写控制信号，在该信号的控制下，将内容08H写入被寻址的08H单元。
读操作完成后，04H单元中的内容97H仍保持不变这种特点称为非破坏性读出。因此他允许多次独处同一内容。写入操作将破坏该单元中原来存放的内容，即由新内容26H代替了原内容，原内容被清除。
㈤ 计算机内存读取写入原理
当系统需要读取主存时，则将地址信号放到地址总线上传给主存，主存读到地址信号后，解析信号并定位到指定存储单元，然后将此存储单元数据放到数据总线上，供其它部件读取。
写主存的过程类似，系统将要写入单元地址和数据分别放在地址总线和数据总线上，主存读取两个总线的内容，做相应的写操作。
这里可以看出，主存存取的时间仅与存取次数呈线性关系，因为不存在机械操作，两次存取的数据的“距离”不会对时间有任何影响，例如，先取A0再取A1和先取A0再取D3的时间消耗是一样的。
(5)存储器读操作和写操作的过程扩展阅读
对于选择内存来说，最重要的是稳定性和性能，而内存的做工水平直接会影响到性能、稳定以及超频。
内存颗粒的好坏直接影响到内存的性能，可以说也是内存最重要的核心元件。所以大家在购买时，尽量选择大厂生产出来的内存颗粒，一般常见的内存颗粒厂商有三星、现代、镁光、南亚、茂矽等，它们都是经过完整的生产工序，因此在品质上都更有保障。
而采用这些顶级大厂内存颗粒的内存条品质性能，必然会比其他杂牌内存颗粒的产品要高出许多。
内存PCB电路板的作用是连接内存芯片引脚与主板信号线，因此其做工好坏直接关系着系统稳定性。
主流内存PCB电路板层数一般是6层，这类电路板具有良好的电气性能，可以有效屏蔽信号干扰。而更优秀的高规格内存往往配备了8层PCB电路板，以起到更好的效能。
㈥ 4. 存储器的读写操作是怎样的
1.存储器通过加法处理器对CS:IP进行处理,得到一个物理地址;
2.通过地址总线在内存中找到物理地址,在物理地址内存中找到对应的机器码即汇编指令
3.机器码通过数据总线到达指令缓冲器
4.执行机器码
至于是读还是写就要看汇编指令是怎么的了
㈦ 铁电存储器的读写操作
FRAM保存数据不是通过电容上的电荷，而是由存储单元电容中铁电晶体的中心原子位置进行记录。直接对中心原子的位置进行检测是不能实现的，实际的读操作过程是：在存储单元电容上施加一已知电场（即对电容充电），如果原来晶体的中心原子的位置与所施加的电场方向使中心原子要达到的位置相同，则中心原子不会移动；若相反，则中心原子将越过晶体中间层的高能阶到达另一位置，则在充电波形上就会出现一个尖峰，即产生原子移动的比没有产生移动的多了一个尖峰，把这个充电波形同参考位（确定且已知）的充电波形进行比较，便可以判断检测的存储单元中的内容是“1”或“0”。
无论是2T2C还是1T1C的FRAM，对存储单元进行读操作时，数据位状态可能改变而参考位则不会改变（这是因为读操作施加的电场方向与原参考位中原子的位置相同）。由于读操作可能导致存储单元状态的改变，需要电路自动恢复其内容，所以每个读操作后面还伴随一个"预充"（precharge）过程来对数据位恢复，而参考位则不用恢复。晶体原子状态的切换时间小于1ns，读操作的时间小于70ns，加上"预充"时间60ns，一个完整的读操作时间约为130ns。
写操作和读操作十分类似，只要施加所要方向的电场改变铁电晶体的状态就可以了，而无需进行恢复。但是写操作仍要保留一个"预充"时间，所以总的时间与读操作相同。FRAM的写操作与其它非易失性存储器的写操作相比，速度要快得多，而且功耗小。
㈧ 存储卡的内部结构是什么，读写数据原理是什么
动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。但动态存储器同静态存储器有不同的工作原理。它是靠内部寄生电容充放电来记忆信息，电容充有电荷为逻辑1，不充电为逻辑0。欲深入了解动态RAM的基本原理请点击。 动态存储器有多种系列，如61系列、37系列、41系列、21系列等。图示为2164芯片的引脚图。将鼠标指向相应引脚可看到其对引脚功能。它是一个64K 1bit的DRAM芯片，将8片并接起来，可以构成64KB的动态存储器。
每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。
当要从DRAM芯片中读出数据时，CPU 首先将行地址加在A0-A7上，而后送出RAS 锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。
当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。
由于电容不可能长期保持电荷不变，必须定时对动态存储厅辩镇电路的各存储单元执行重读操作，以保持电荷稳定灶裤，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生一次DMA请求，该请求加在DMA控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制 器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。
只读存贮器（ROM）有多种类型。由于EPROM和EEPROM存贮容量大，可多次擦除后重新对它进行编程而写入新的内容，使用十分方便。尤其是厂家为用户提供了单独地擦除器、编程器或插在各种微型机上的编程卡，大大方便了用户。因此，这种类型的只读存贮器得到了极其广泛的应用。7. RAM的工作时序
为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵守几个时间边界条件。
图7.1—3示出了RAM读出过程的定时关系。读出操作过程如下：
欲读出单元的地址加到存储器的地址输入端；
加入有效的选片信号CS；
在 线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；
让选片信号CS无效，I/O端呈高阻态，本次读出过程结束。
由于地址缓冲器、译码器及输入/输出电路存在延时，在地址信号加到存储器上之后，必须等待一段时间tAA，数据才能稳定地传输到数据输出端，这段时间称为地址存取时间。如果在RAM的地址输入端已经有稳定地址的条件下，加入选片信号，从选片信号有效到数据稳定输出，这段时间间隔记为tACS。显然在进行存储器读操作时，只有在地址和选片信号加入，且分别等待tAA和tACS以后，被读单元的内容才能稳定地出现在数扮粗据输出端，这两个条件必须同时满足。图中tRC为读周期，他表示该芯片连续进行两次读操作必须的时间间隔。
写操作的定时波形如图7.1—4所示。写操作过程如下：
将欲写入单元的地址加到存储器的地址输入端；
在选片信号CS端加上有效电平，使RAM选通；
将待写入的数据加到数据输入端；
在 线上加入低电平，进入写工作状态；
使选片信号无效，数据输入线回到高阻状态。
由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制信号（即 变低），就可能将数据错误地写入其他单元。为防止这种情况出现，在写控制信号有效前，地址必须稳定一段时间tAS，这段时间称为地址建立时间。同时在写信号失效后，地址信号至少还要维持一段写恢复时间tWR。为了保证速度最慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度tWP。此外，对于写入的数据，应在写信号tDW时间内保持稳定，且在写信号失效后继续保持tDH时间。在时序图中还给出了写周期tWC，它反应了连续进行两次写操作所需要的最小时间间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到几十ns。
ddr一个时钟周期内穿2次数据
ddr2一个时钟周期传4次
所以相同频率下ddr2的带宽是ddr的2倍
㈨ 计算机如何对存储器进行读写操作
计算机先把存储器地址写到地址总线上，在把数据放到数据总线上，这样就可以把数据写到正确的存储单元。
计算机先把存储器地址写到地址总线上，存储器在把数据放到数据总线上，这样计算机就可以从数据总线上读取数据了。
㈩ 存储器的读写过程是什么样的
首页 采购专区 供应专区 技术资料 环保电子 商情资讯 我的B2BIC
5.1 存储器系统基本知识
作者： 时间： 2008-04-10 来源：
5.1.1存储器的分类
按照存储介质不同，可以将存储器分为半导体存储器、磁存储器、激光存储器。
这里我们只讨论构成内存的半导体存储器。
按照存储器的存取功能不同，半导体存储器可分为只读存储器（Read Only Memory简称ROM）和随机存储器（Random Access Memory简称RAM）
1.只读存储器（ROM）
ROM的特点是把信息写入存储器以后，能长期保存，不会因电源断电而丢失信息。计算机在运行过程中，只能读出只读存储器中的信息，不能再写入信息。一般地，只读存储器用来存放固定的程序和数据，如微机的监控程序、汇编程序、用户程序、数据表格等。根据编程方式的不同，ROM共分为以下5种：
(1)掩模工艺ROM
这种ROM是芯片制造厂根据ROM要存贮的信息，设计固定的半导体掩模版进行生产的。一旦制出成品之后，其存贮的信息即可读出使用，但不能改变。这种ROM常用于批量生产，生产成本比较低。微型机中一些固定不变的程序或数据常采用这种ROM存贮。
(2)可一次性编程ROM（PROM）
为了使用户能够根据自己的需要来写ROM，厂家生产了一种PROM。允许用户对其进行一次编程──写入数据或程序。一旦编程之后，信息就永久性地固定下来。用户可以读出和使用，但再也无法改变其内容。
(3)紫外线擦除可改写ROM（EPROM）
可改写ROM芯片的内容也由用户写入，但允许反复擦除重新写入。EPROM是用电信号编程而用紫外线擦除的只读存储器芯片。在芯片外壳上方的中央有一个圆形窗口，通过这个窗口照射紫外线就可以擦除原有的信息。由于阳光中有紫外线的成分，所以程序写好后要用不透明的标签封窗口，以避免因阳光照射而破坏程序。EPROM的典型芯片是Intel公司的27系列产品，按存储容量不同有多种型号，例如2716（2KB′8）、2732（4KB′8）、2764（8KB′8）、27128（16KB′8）、27256（32KB′8）等，型号名称后的数字表示其存储容量。
(4)电擦除可改写ROM（EEPROM或E2PROM）
这是一种用电信号编程也用电信号擦除的ROM芯片，它可以通过读写操作进行逐个存储单元读出和写入，且读写操作与RAM存储器几乎没有什么差别，所不同的只是写入速度慢一些。但断电后却能保存信息。典型E2PROM芯片有28C16、28C17、2817A等。
(5)快擦写ROM（flash ROM）
E2PROM虽然具有既可读又可写的特点，但写入的速度较慢，使用起来不太方便。而flash ROM是在EPROM和E2PROM的基础上发展起来的一种只读存储器，读写速度都很快，存取时间可达70ns，存储容量可达16MB~128MB。这种芯片可改写次数可从1万次到100万次。典型flash ROM芯片有28F256、28F516、AT89等。
2.随机存储器RAM（也叫读写存储器）
读写存储器RAM按其制造工艺又可以分为双极型RAM和金属氧化物RAM。
(1) 双极型RAM
双极型RAM的主要特点是存取时间短，通常为几到几十纳秒（ns）。与下面提到的MOS型RAM相比，其集成度低、功耗大，而且价格也较高。因此，双极型RAM主要用于要求存取时间短的微型计算机中。
(2) 金属氧化物（MOS）RAM
用MOS器件构成的RAM又分为静态读写存储器（SRAM）和动态读写存储器（DRAM）。
j静态RAM（SRAM）
静态RAM的基本存储单元是MOS双稳态触发器。一个触发器可以存储一个二进制信息。静态RAM的主要特点是，其存取时间为几十到几百纳秒（ns），集成度比较高。目前经常使用的静态存储器每片的容量为几KB到几十KB。SRAM的功耗比双极型RAM低，价格也比较便宜。
k动态RAM（DRAM）
动态RAM的存取速度与SRAM的存取速度差不多。其最大的特点是集成度特别高。其功耗比SRAM低，价格也比SRAM便宜。DRAM在使用中需特别注意的是，它是靠芯片内部的电容来存贮信息的。由于存贮在电容上的信息总是要泄漏的，所以，每隔2ms到4ms，DRAM要求对其存贮的信息刷新一次。
l集成RAM（i RAM）
集成RAM――Integrated RAM，缩写为i RAM，这是一种带刷新逻辑电路的DRAM。由于它自带刷新逻辑，因而简化与微处理器的连接电路，使用它和使用SRAM一样方便。
m非易失性RAM（NVRAM）
非易失性RAM――Non-Volatile RAM，缩写为NVRAM，其存储体由SRAM和EEPROM两部分组合而成。正常读写时，SRAM工作；当要保存信息时（如电源掉电），控制电路将SRAM的内容复制到EEPROM中保存。存入EEPROM中的信息又能够恢复到SRAM中。
NVRAM既能随机存取，又具有非易失性，适合用于需要掉电保护的场合。
5.1.2存储器的主要性能指标
1.存贮容量
不同的存储器芯片，其容量不一样。通常用某一芯片有多少个存贮单元，每个存贮单元存贮若干位来表示。例如，静态RAM6264的容量为8KB′8bit，即它有8K个单元（1K＝1024），每个单元存贮8位（一个字节）数据。
2.存取时间
存取时间即存取芯片中某一个单元的数据所需要的时间。在计算机工作时，CPU在读写RAM时，它所提供的读写时间必须比RAM芯片所需要的存取时间长。如果不能满足这一点，微型机则无法正常工作。
3.可靠性
微型计算机要正确地运行，必然要求存储器系统具有很高的可靠性。内存的任何错误就足以使计算机无法工作。而存储器的可靠性直接与构成它的芯片有关。目前所用的半导体存储器芯片的平均故障间隔时间（MTBF）大概是（5′106∽1′108）小时左右。
4.功耗
使用功耗低的存储器芯片构成存储器系统，不仅可以减少对电源容量的要求，而且还可以提高存贮系统的可靠性。
关于我们 | 网站地图 | 推荐给朋友 | 友情链接 | 服务介绍 | 配套杂志 | IC库存
E-mail：[email protected]
Copyright (c) 2003-2008 经营许可证号：冀B2 - 20060071 备案序号：冀ICP备字05001825号
Powered by POAKs 5010375