Ⅰ sda是第一块儿SCSI硬盘的意思，那eda是第一块儿什么硬盘， 或者是什么意思在ubuntu中碰到的问题。
看后面的显示应该是键盘或鼠标
Ⅱ protel, EDA等电子专业相关的软件是比较费内存呢，还是费硬盘呢 。。如果是费内存的话，内存至少多少
现败手在你在市场上买的电脑，多余3000的察基嫌，锋拆protel都没有跑步好的，内存大一点，CPU一般般都可以就好了
Ⅲ EDA 与FPGA 有什么区别
FPGA是现场可编程逻辑门阵列的简称，是电子设计的一个里程碑。CPLD是复杂可变成逻辑器件的简称。尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:
1）、CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富碰档的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。
2）、CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。
3）、基扒在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。
4）、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。
5）、CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。
6）、CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。
7）、在编程方式上,CPLD主要是基于EEPROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。
8）、CPLD保密性好,FPGA保密性差。搏吵昌
9）、一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。
Ⅳ 小白求问：嘉立创EDA是否可以离线使用
嘉立创EDA专业版的“全离线版”允许用户自由切换模式。
全离线（在断网环境下使用），
半离线（工程保存在本地，库用嘉立创的在线库），
全在线（伏芦方便协并逗作开发缺蔽带，随时随地办公），再不明白自己去网络下。
Ⅳ 用于项目开发的可编程芯片。
第1章 概 述
21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。而集成电路(IC)技术在微电子领域占有重要的地位。伴随着IC技术的发展，电子设计自动化(Electronic Design Automation EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。
VHDL是广泛使用的设计输人硬件语言，可用于数字电路与系统的描述、模拟和自动设计.CPLD/FPGA（复杂可编程逻辑器件/现场可编程门阵列）为数字系统的设计带灵活性，兼有串!并行工作方式和高集成度!高速!高可靠性等明显的特点，CPLD/FPGA的时钟延迟可达纳秒级，结合其并行工作方式，在超高速领域和实时测控方面有非常广泛的应用。
本次设计的目的是使用可编程逻辑器件设计一个专用的A/D转换器的控制器，取代常用的微控制器，用于数据采集。本文讲述对A/D进行数据采样控制。设计野禅戚要求用一片CPLD/FPGA，模数转换控制器ADC和LED显示器构成一个数据采集系统，用CPLD/FPGA实现数据采集中对A/D 转换，数据运算，及有关数据的显示控制。课题除了学习相应的硬件知识外，还要学习如何使用VHDL语言设计可编程逻辑器件。
未来的EDA技术向广度和深度两个方向发展.
(1)在广度上，EDA技术会日益普及.在过去，由于EDA软件价格昂贵，对硬件环境要求高，其运行环境是工作站和UNIX操作系统.最近几年，EDA软件平台化进展迅速，这些PC平台上的EDA软件具有整套的逻辑设计、仿真和综合工具.随着PC机性能的提高，PC平台上的软件功能将会更加完善.
(2)在深度上，EDA技术发展的下一步是ESDA伍electronic System Design Automation电子系统设计自动化)和CE (Concurrent Engineering并行设计工程).目前的各种EDA工具，如系统仿真，PCB布线、逻辑综合、DSP设计工具是彼此独立的.随着技术的发展，要求所有的系统工具在统一的数据库及管理框架下工作，由此提出了ESDA和CE概念。
第2章 EDA的发展历程及其应用
2.1电子设计自动化(EDA)发展概述
2.1.1什么是电子设计自动化(EDA )
在电子设计技术领域，可编程逻辑器件(如PLD, GAL)的应用，已有了很好的普及。这些器件为数字系统的设计带来极大的灵活性。由于这类器件可颂陵以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。
电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸袭贺收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也已比较大。而模拟电子系统的EDA正在进入实用，其初期的EDA工具不一定需要硬件描述语言。此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。
2.1.2 EDA的发展历史
EDA技术的发展始于70年代，至今经历了三个阶段。电子线路的CAD(计算机辅助设计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。80年代初期，EDA技术开始技术设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE—计算机辅助工程。也就是所谓的EDA技术中级阶段。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。
所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，即EDA阶段、也就是目前常说的EDA.过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_ Up)的程式，设计者先对系统结构分块，直接进行电路级的设计。这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指标，不能保证设计一举成功。EDA技术高级阶段采用一种新的设计概念:自顶而下(Top_ Down)的设计程式和并行工程(Concurrent engineering)的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis)理论得到了巨大的发展，可进行系统级的仿真和综合。图2-1给出了上述三个阶段的示意图。
图2-1 EDA发展阶段示意图
2.1.3 EDA的应用
随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升;电子类的高新技术项目的开发也依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。
电子设计专家认为，单片机时代已经结束，未来将是EDA的时代，这是极具深刻洞察力之言。随着微电子技术的飞速进步，电子学进入了一个崭新的时代。其特征是电子技术的应用以空前规模和速度渗透到各行各业。各行业对自己专用集成电路(ASIC)的设计要求日趋迫切，现场可编程器件的广泛应用，为各行业的电子系统设计工程师自行开发本行业专用的ASIC提供了技术和物质条件。与单片机系统开发相比，利用EDA技术对FPGA/CPLD的开发,通常是一种借助于软件方式的纯硬件开发，可以通过这种途径进行专用ASIC开发，而最终的ASIC芯片，可以是FPGA/CPLD，也可以是专制的门阵列掩模芯片，FPGA/ CPLD起到了硬件仿真ASIC芯片的作用。
2.2基于EDA的FPGA/ CPLD开发
我国的电子设计技术发展到今天，将面临一次更大意义的突破，即FPGA/CPLD (Field Programmable Gate Array，现场可编程门阵列/Complex Programmable Logic Device，复杂可编程逻辑器件)在EDA基础上的广泛应用。从某种意义上说，新的电子系统运转的物理机制又将回到原来的纯数字电路结构，但却是一种更高层次的循环，它在更高层次上容纳了过去数字技术的优秀部分，对(Micro Chip Unit) MCU系统是一种扬弃，在电子设计的技术操作和系统构成的整体上发生了质的飞跃。如果说MCU在逻辑的实现上是无限的话，那么FPGA/CPLD不但包括了MCU这一特点，而且可以触及硅片电路的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性等诸多方面的特点。不但如此，随着EDA技术的发展和FPGA/CPLD在深亚微米领域的进军，它们与MCU, MPU, DSP, A/D, D/A, RAM和ROM等独立器件间的物理与功能界限已日趋模糊。特别是软/硬IP芯片(知识产权芯片;intelligence Property Core，一种已注册产权的电路设计)产业的迅猛发展，嵌入式通用及标准FPGA器件的呼之欲出，片上系统(SOC)已经近在咫尺。FPGA/CPLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起，正越来越受到业内人士的密切关注。
2.2.1 FPGA/CPLD简介
FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。复杂可编程逻辑器件CPLD是由PAL (Programmable Array Logic，可编程阵列逻辑)或GAL (Generic Array Logic，通用阵列逻辑)发展而来的。它采用全局金属互连导线，因而具有较大的延时可预测性，易于控制时序逻辑;但功耗比较大。现场可编程门阵列(FPGA)是由可编程门阵列(MPGA)和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA通常由布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程Ir0单元围绕阵列构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。
CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种:基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。基于EEPROM存储器技术的可编程逻辑芯片能够重复编程100次以上，系统掉电后编程信息也不会丢失。编程方法分为在编程器上编程和用下载电缆编程。用下载电缆编程的器件，只要先将器件装焊在印刷电路板上，通过PC, SUN工作站、ATE(自动测试仪)或嵌入式微处理器系统，就能产生编程所用的标准5V, 3.3V或2.5V逻辑电平信号，也称为ISP (In System Programmable)方式编程，其调试和维修也很方便。基于SRAM技术的器件编程数据存储于器件的RAM区中，使之具有用户设计的功能。在系统不加电时，编程数据存储在EPROM、硬盘、或软盘中。系统加电时将这些编程数据即时写入可编程器件，从而实现板级或系统级的动态配置。
2.2.2基于EDA工具的FPGA/CPLD开发流程
FPGA/CPLD的开发流程:设计开始首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式(如VHDL, Verilog-HDL程序)或图形方式(原理图、状态图等)表达出来。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合准备。在此，对于多数EDA软件来说，最初的设计究竟采用哪一种输入形式是可选的，也可混合使用。一般原理图输入方式比较容易掌握，直观方便，所画的电路原理图(请注意，这种原理图与利用PROTEL画的原理图有本质的区别)与传统的器件连接方式完全一样，很容易为人接受，而且编辑器中有许多现成的单元器件可资利用，自己也可以根据需要设计元件(元件的功能可用HDL表达，也可仍用原理图表达)。当然最一般化、最普适性的输入方法是HDL程序的文本方式。这种方式最为通用。如果编译后形成的文件是标准VHDL文件，在综合前即可以对所描述的内容进行仿真，称为行为仿真。即将设计源程序直接送到VHDL仿真器中仿真。因为此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。在仿真中，可以充分发挥VHDL中的适用于仿真控制的语句，对于大型电路系统的设计，这一仿真过程是十分必要的，但一般情况下，可以略去这一步骤.
图2-2 FPGA / CPLD开发流程
设计的第三步是综合，将软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。综合器对源文件的综合是针对某一FPGA/CPLD供应商的产品系列的，因此，综合后的结果具有硬件可实现性。在综合后，HDL综合器一般可生成EDIF, XNF或VHDL等格式的网表文件，从门级来描述了最基本的门电路结构。有的EDA软件，具有为设计者将网表文件画成不同层次的电路图的功能。综合后，可利用产生的网表文件进行功能仿真，以便了解设计描述与设计意图的一致性。功能仿真仅对设计描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延迟特性。一般的设计，这一层次的仿真也可略去。综合通过后必须利用FPGA/CPLD布局/布线适配器将综合后的网表式文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，EDA软件将产生针对此项设计的多项结果:1适配报告:内容包括芯片内资源分配与利用、引脚锁定、设计的布尔方程描述情况等;2时序仿真用网表文件;3下载文件，如JED或POF文件;4适配错误报告等。时序仿真是接近真实器件运行的仿真，仿真过程中己将器件硬件特性考虑进去了，因此仿真精度要高得多。时序仿真的网表式文件中包含了较为精确的延迟信息。如果以上的所有过程，包括编译、综合、布线/适配和行为仿真、功能仿真、时序仿真都没有发现问题，即满足原设计的要求，就可以将适配器产生的配置/下载文件通过FPGA/CPLD编程器或下载电缆载入目标芯片FPGA或CPLD中，然后进入如图1-2所示的最后一个步骤:硬件仿真或测试,以便在更真实的环境中检验设计的运行情况。这里所谓的硬件仿真，是针对ASIC设计而言的。在ASIC设计中，比较常用的方法是利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现;而硬件测试则是针对FPGA或CPLD直接用于电路系统的检测而言的。
2.2.3用FPGA/CPLD进行开发的优缺点
我们认为，基于EDA技术的FPGA/CPLD器件的开发应用可以从根本上解决MCU所遇到的问题。与MCU相比，FPGA/CPLD的优势是多方面的和根本性的:
1.编程方式简便、先进。FPGA/CPLD产品越来越多地采用了先进的IEEE 1149.1边界扫描测试(BST)技术(由联合测试行动小组，JTAG开发)和ISP(在系统配置编程方式)。在+5V工作电平下可随时对正在工作的系统上的FPGA/CPLD进行全部或部分地在系统编程，并可进行所谓菊花链式多芯片串行编程，对于SRAM结构的FPGA，其下载编程次数几乎没有限制(如Altera公司的FLEXI 10K系列)。这种编程方式可轻易地实现红外编程、超声编程或无线编程，或通过电话线远程在线编程。这些功能在工控、智能仪器仪表、通讯和军事上有特殊用途。
2.高速。FPGA/CPLD的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。
3.高可靠性。在高可靠应用领域，MCU的缺憾为FPGA/CPLD的应用留下了很大的用武之地。除了不存在MCU所特有的复位不可靠与PC可能跑飞等固有缺陷外，FPGA/CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。
4.开发工具和设计语言标准化，开发周期短。由于FPGA/CPLD的集成规模非常大，集成度可达数百万门。因此，FPGA/ CPLD的设计开发必须利用功能强大的EDA工具，通过符合国际标准的硬件描述语言(如VHDL或Verilog-HDL)来进行电子系统设计和产品开发。由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用的FPGA/ CPLD器件的硬件结构没有关系.
所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，它几乎可用于任何型号的FPGA/ CPLD中，由此还可以知识产权的方式得到确认，并被注册成为所谓的IP芯片，从而使得片上系统的产品设计效率大幅度提高。由于相应的EDA软件功能完善而强大，仿真方式便捷而实时，开发过程形象而直观，兼之硬件因素涉及甚少，因此可以在很短时间内完成十分复杂的系统设计，这正是产品快速进入市场的最宝贵的特征。美国TI公司认为，一个ASIC 80%的功能可用IP芯片等现成逻辑合成。EDA专家预言，未来的大系统的FPGA/CPLD设计仅仅是各类再应用逻辑与IP芯片的拼装，其设计周期最少仅数分钟。
5.功能强大，应用广阔。目前，FPGA/ CPLD可供选择范围很大，可根据不同的应用选用不同容量的芯片。利用它们可实现几乎任何形式的数字电路或数字系统的设计。随着这类器件的广泛应用和成本的大幅度下降，FPGA/CPLD在系统中的直接应用率正直逼ASIC的开发。同时，FPGA/CPLD设计方法也有其局限性。这主要体现在以下几点:
(1).FPGA/CPLD设计软件一般需要对电路进行逻辑综合优化((Logic段Synthesis & Optimization)，以得到易于实现的结果，因此，最终设计和原始设计之间在逻辑实现和时延方面具有一定的差异。从而使传统设计方法中经常采用的一些电路形式(特别是一些异步时序电路)在FPGA/CPLD设计方法中并不适用。这就要求设计人员更加了解FPGA/CPLD设计软件的特点，才能得到优化的设计;
(2).FPGA一般采用查找表(LUT)结构(Xilinx), AND-OR结构(Altera)或多路选择器结构(Actel)，这些结构的优点是可编程性，缺点是时延过大，造成原始设计中同步信号之间发生时序偏移。同时，如果电路较大，需要经过划分才能实现，由于引出端的延迟时间，更加大了延迟时间和时序偏移。时延问题是ASIC设计当中常见的问题。要精确地控制电路的时延是非常困难的，特别是在像FPGA/CPLD这样的可编程逻辑当中。
(3). FPGA/CPLD的容量和I/O数目都是有限的，因此，一个较大的电路，需经逻辑划分((Logic Partition)才能用多个FPGA/CPLD芯片实现，划分算法的优劣直接影响设计的性能;
(4).由于目标系统的PCB板的修改代价很高，用户一般希望能够在固定的引 分配的前提下对电路进行修改。但在芯片利用率提高，或者芯片I/O引出端很多的情况下，微小的修改往往会降低芯片的流通率;
(5).早期的FPGA芯片不能实现存储器、模拟电路等一些特殊形式的电路。最新的一些FPGA产品集成了通用的RAM结构。但这种结构要么利用率不高，要么不完全符合设计者的需要。这种矛盾来自于FPGA本身的结构局限性，短期内很难得到很好的解决。
6.尽管FPGA实现了ASIC设计的硬件仿真，但是由于FPGA和门阵列、标准单元等传统ASIC形式的延时特性不尽相同，在将FPGA设计转向其他ASIC设计时，仍然存在由于延时不匹配造成设计失败的可能性。针对这个问题，国际上出现了用FPGA阵列对ASIC进行硬件仿真的系统(如Quicktum公司的硬件仿真系统)。这种专用的硬件仿真系统利用软硬件结合的方法，用FPGA阵列实现了ASIC快速原型，接入系统进行测试。该系统可以接受指定的测试点，在FPGA阵列中可以直接观测(就像软件模拟中一样)，所以大大提高了仿真的准确性和效率。
2.3硬件描述语言(HDL)
硬件描述语言(HDL)是相对于一般的计算机软件语言如C, Pascal而言的。HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能、电路结构和连接方式。设计者可以利用HDL程序来描述所希望的电路系统，规定其结构特征和电路的行为方式;然后利用综合器和适配器将此程序变成能控制FPGA和CPLD内部结构、并实现相应逻辑功能的门级或更底层的结构网表文件和下载文件。硬件描述语言具有以下几个优点:a.设计技术齐全，方法灵活，支持广泛。b.加快了硬件电路的设计周期，降低了硬件电路的设计难度。c.采用系统早期仿真，在系统设计早期就可发现并排除存在的问题。d.语言设计可与工艺技术无关。e.语言标准，规范，易与共享和复用。就FPGA/CPLD开发来说，VHDL语言是最常用和流行的硬件描述语言之一。本次设计选用的就是VHDL语言，下面将主要对VHDL语言进行介绍。
2.3.1 VHDL语言简介
VHDL是超高速集成电路硬件描述语言的英文字头缩写简称，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。它是在70- 80年代中由美国国防部资助的VHSIC(超高速集成电路)项目开发的产品，诞生于1982年。1987年底，VHDL被IEEE(The Institute of Electrical and产Electronics Engineers)确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本((IEEE std 1076-1987标准)之后，各EDA公司相继推出了自己的VHDL设计环境。此后，VHDL在电子设计领域受到了广泛的接受，并逐步取代了原有的非标准HDL。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。1996年IEEE 1076.3成为VHDL综合标准。
VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。与其它的HDL相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体的FPGA和CPLD等目标器件的网表文件己不成问题。
VHDL语言在硬件设计领域的作用将与C和C++在软件设计领域的作用一样，在大规模数字系统的设计中，它将逐步取代如逻辑状态表和逻辑电路图等级别较低的繁琐的硬件描述方法，而成为主要的硬件描述工具，它将成为数字系统设计领域中所有技术人员必须掌握的一种语言。VHDL和可编程逻辑器件的结合作为一种强有力的设计方式，将为设计者的产品上市带来创纪录的速度
2.3.2 VHDL语言设计步骤
利用VHDL语言进行设计可分为以下几个步骤:
1.设计要求的定义。在从事设计进行编写VHDL代码之前，必须先对你的设计目的和要求有一个明确的认识。例如，你要设计的功能是什么?对所需的信号建立时间、时钟/输出时间、最大系统工作频率、关键的路径等这些要求，要有一个明确的定义，这将有助于你的设计，然后再选择适当的设计方式和相应的器件结构，进行设计的综合。
2.用VHDL语言进行设计描述。
(1)应决定设计方式，设计方式一般说来有三种:自顶向下设计，自底向上设计，平坦式设计。
前两种方式包括设计阶层的生成，而后一种方式将描述的电路当作单模块电路来进行的。自顶向下的处理方式要求将你的设计划分成不同的功能元件，每个元件具有专门定义的输入和输出，并执行专门的逻辑功能。首先生成一个由各功能元件相互连接形成的顶层模块来做成一个网表，然后再设计其中的各个元件。而自底向上的处理方法正好相反。平坦式设计则是指所有功能元件均在同一层和同一图中详细进行的。
(2)编写设计代码。编写VHDL语言的代码与编写其它计算机程序语言的代码有很大的不同，你必须清醒地认识到你正在设计硬件，编写的VHDL代码必须能够综合到采用可编程逻辑器件来实现的数字逻辑之中。懂得EDA工具中仿真软件和综合软件的大致工作过程，将有助于编写出优秀的代码。
3.用VHDL仿真器对VHDL原代码进行功能仿真。对于大型设计，采用VHDL仿真软件对其进行仿真可以节省时间，可以在设计的早期阶段检测到设计中的错误，从而进行修正，以便尽可能地减少对设计日程计划的影响。因为对于大型设计，其综合优化、配置往往要花费好几个小时，在综合之前对原代码仿真，就可以大大减少设计重复和修正错误的次数和时间。但对于小型设计，则往往不需要先对VHDL原代码进行仿真，即使做了，意义也不大。因为对于小型设计，其综合优化、配置花费的时间不多，而且在综合优化之后，你往往会发现为了实现性能目标，将需要修改你的设计。在这种情况下，用户事先在原代码仿真时所花费的时间是毫无意义的，因为一旦改变设计，还必须重新再做仿真。
4.利用VHDL综合优化软件对VHDL原代码进行综合优化处理。选择目标器件、输入约束条件后，VHDL综合优化软件工具将对VHDL原代码进行处理，产生一个优化了的网络表，并可以进行粗略的时序仿真。综合优化软件工具大致的处理过程如下:首先检测语法和语意错误;然后进行综合处理，对CPLD器件而言，将得到一组工艺专用逻辑方程，对FPGA器件而言，将得到一个工艺专用网表;最后进行优化处理，对CPLD的优化通常包括将逻辑化简为乘积项的最小和式，降低任何给定的表达式所需的逻辑块输入数，这些方程进一步通过器件专用优化来实现资源配置。对FPGA的优化通常也需要用乘积项的和式来表达逻辑，方程系统可基于器件专用资源和驱动优化目标指引来实现因式分解，分解的因子可用来对实现的有效性进行评估，其准则可用来决定是对方程序系统进行不同的因式分解还是保持现有的因子。准则通常是指分享共同因子的能力，即可以被暂存，以便于和任何新生成的因子相比较。
5.配置。将综合优化处理后得到的优化了的网络表，安放到前面选定的CPLD或FPGA目标器件之中，这一过程称为配置。在优化
Ⅵ 恬家Eda要连网才可以使用吗内存有多大的呢
首次使用恬家Eda，需要尺局联网注册。使用网络电话功能需要联网，下载遥控器时需要联网，下载完毕后再次陵码让使用时无需联网模茄。下载音乐、故事和戏曲时需要联网，下载完毕本地听时无需联网。 Eda内置有4G内存，另外带TF卡槽，可以外配32G TF卡。
Ⅶ EDA技术应用于计算机组成与结构实验教学|计算机组成与结构
【摘 要】计算机组成与结构实验课程是计算机专业以及相关专业学生要学习的一门必修课程，在这门课程中应用EDA技术进行教戚汪学，不仅能加深学生对计算机组成与结构课程的理解，也将有利于提高学生进行自主学习的能力以及创新的综合设计能力。正是符合了该课程的预期目的。
【关键词】计算机组成与结构;EDA技术;实验;应用
计算机及其相关专业的学生在学习过程中，除了要对理论知识加以了解，更重要的是要提升自己的动手能力。计算机组成与结构实验教学，就是计算机专业学生的必修课，通过课程设计把理论知识运用到实践中，可以起到拓展知识的作用。
一、EDA技术概述
EDA也就是电子设计自动化，EDA技术的发展经历了计算机辅助设计、计算机辅助制造、计算机辅助测试以及计算机辅助工程。EDA技术的工具就是计算机，在EDA软件平台上，设计者常常用硬件描述语言HDL来完成具体的课程设计文件，然后再在计算机平台上自动完成逻辑编译、分割、优化、布局、仿真等多个步骤。
EDA技术最大的优势在于用软件的方法来实现硬件的实际功效。一项设计最重要的部分是仿真和调试，采用EDA技术进行设计时，从设计的高层次上对设计进行全局纵览，有助于早期改造结构设计上的毛病，避免工作量的增加，也可以减少进行逻辑功效仿真的工作量，增加设计的成功率。
二、将EDA技术应用于计算机组成与结构课程设计
计算机是一个典型的复杂数字系统，如果在计算机设计系统开发中加入EDA技术的软硬件设计平台，不仅可以提高系统设计与调试的敛率，也可以节约硬件开发成本，缩短设计周期。因此在计算机组成与结构的实践教学中，要不断提高学生利用现代化的电子技术手段进行设计的能力。当然，EDA技术将成为计算机组成与结构实验教学的发展方向。
（一）课程的实施方案
课程设计是要完成模型计算机的设计以及FPGA的实现，而课程实验则是用来验证计算机的各个组成部件以及其具体的逻辑功能的。这两种课程内容都是为了让学生能够掌握计算机的硬件系统中各个部件的具体组成原理、逻辑实现方法及其具体正明的设计方法，从而建立一种整体的概念，提高学生在学习过程中进行独立分析设计的能力。计算机组成与结构的课程设计中运用了多门课程，比如计算机组成原理、VHDL、汇编语言程序设计等，这些课程都能对学生的自学能力有很好的提高。因为该课程设计不仅在理论上要求学生有扎实的理论基础，在实践上则要求学生具有电路分析与设计、能进行完整实验的能力。
（二）课程设计的内容
计算机组成与结构实验教学中，进行课程设计的内容主要有以下几个方面。首先是进行系统的总体设计，画出模型机的数据通路框图；其次是设计微程序控制器或者硬联线控制器的逻辑结构框图；开始设计机器指令格式和指令系统；由给出的课程题目和设计指令系统来编写相应的汇编语言，进行仿真等。
三、将EDA技术应用于计算机组成与结构课程实验
进行课程设计之后就可以进行具体的课程实践。在进行课程实践之前，要掌握具体的设计方法。计算机的CPU包含基本的功能模块以及与基本功能模块相连的数据通路。在进行课程设计实践时要掌握基本功能模块的具体功能以及各自的特点，再对每个模块进行设计、调试、软件仿真和硬件设计等。计算机组成与结构课程设计实验中采用的CPU采用大多是单总线系统结构的16位CISC CPU，EDA软件大多是可编程逻辑器件设计工具软件。
（一）基本模犁计算机的设计
在具体的课程设计中，为了保证清晰的系统结构，一般在系统的顶层结构采用原理图输入法，而在其他的模块都采用VHDL语言进行设计。对各个模块进行处理时要在文本编辑器中输入每一个单元模块所对应的VHDL源程序，并且要对各个源程序进行编译，可以产生相应的图元，供顶层的电路调用使用。各个模块的图元可以生成图元库，运用EDA技术进行实验课程，很重要的一步就是要进行软件仿真，而仿真的元器件就来源于图元库。在图形编辑器中可以对图元库中的各种举仔告图元进行调用，再根据数据通路的总体框架图连接成顶层电路图，就可以进行电路的仿真。计算机组成与结构实验所设计的CISC模型机的顶层电路图中有很多基本器件模块，比如时序信号发生器、程序计数器、算术逻辑运算单元、移位寄存器、指令寄存器、比较器、地址寄存器、一个控制单元等。而这些模块也共用一组16位的三态数据总线。
系统结构中的存储模块是一个重要的组成部分，存储元件由嵌入式阵列块构成，通过调用宏模块并设置模块相关的参数来实现存储功能。系统的各个部分都承担了不同的功能，其中，存储CPU主要是对指令和数据进行执行，具体的过程是处理器从存储元件中读取相应的指令，CPU再执行指令来运行下行的各种程序，整个过程中的指令都被存储在指令寄存器中。译码过程由控制单元完成，控制单元主要是控制相应的信号进行相互作用，并且控制各个处理单元来执行这些指令。
系统结构中的控制模块其实是一个状态机，它主要控制CPU的各项动作之间的顺序，比如取指令、译码、执行指令，控制模块进行操作时要针对各个动作发出具体的时序控制信号，使得计算机内部的各个动作都能进行协调的工作，进而完成各个指令的具体功能。这种方法与微程序设计方法不同，微程序设计法主要在控制存储器中写入微指令，通过控制微程序来执行具体的控制指令。
（二）软件设计
当系统CPU得到一个复位信号后，系统即开始进行复制操作，复位信号是使CPU内部状态复位的一个信号操作。一般说来，系统的每个寄存器都有不同的功能，寄存器1主要存放模块的的起始地址，寄存器2主要存放系统目标区的起始地址，而寄存器6则主要存放被复制模块的末地址。在具体的操作过程中要判断数据模块的复制工作是否已经结束，若已经满足结束条件则可以停止运行，否则要继续记数直至数据模块复制完成。
将设计的程序输入并且进行编译之后，还有一个重要的步骤就是仿真，仿真也是对设计进行验证的一个重要步骤，若在仿真中发现不符合要求的地方，则要及时找出原因进行改正，以保证最终结果的正确性。
结语
计算机组成与结构课程是锻炼学生积极思考以及提升其思维能力的重要课程，不同的设计对象和内容导致设计的具体内容完全不同，这也考验了学生独立思考的能力，由于EDA技术与计算机输入技术、逻辑编程和仿真等方面都有紧密的联系，而且在硬件实验之后有具体的图像可以进行对比，因此在实验教学中具有很好的灵活性和可操作性。也能提高学生进行软件开发的能力，可以达到课程设计的效果。
参考文献
[1]陈智勇.计算机原理课程设计的改革与实践[J].电气电子教学学报,2005,27(5):71—73
[2]周华,王斐.EDA技术的特点与发展趋势[J].西安航空技术高等专科学校学报,2009（03）：98-99
[3]张亮.应用EDA技术改革“计算机组成原理”课程设计[J].计算机教育,2009（19）：:753
Ⅷ 解释EDA的含义
EDA是电子设计自动化的缩写意帆辩思，在20世纪90年代初从计算机辅助设计、计算机辅助制造、计算机辅助测试和计算机辅助工程的概念发展而来的。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。
计算机辅助设计：销世利用计算机及其图形设备帮助设计人员进行设计工作。在工程和产品设计中，计算机可以帮助设计人员担负计算、信息存储和制图等项工作。
计算机辅助制造：指在机械制造业中，利用电子数字计算机通过各种数值控制机床和设备，自动完成离散产品的加工、装配、检测和包装等制造过程。
计算机辅助测试：是指利用计算机协助进行测试的一种方法。
计算亏轿肢机辅助工程：把工程生产的各个环节有机地组织起来，其关键就是将有关的信息集成，使其产生并存在于工程产品的整个生命周期。
Ⅸ eda技术和sopc技术是什么意思
EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产雀启樱、生物、医学、军事等顷丛各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。 EDA设计可分为系统级、电路级和物理实现级。 2 EDA常用软件 EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同进还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。
SOPC(System On Programmable Chip)即可编程的片上系统，或者说是基于大规模FPGA的单片系统。SOPC技术是一门全新的综合性电子设计技术，涉及面广。
在二○世纪九十年度末，可编程逻辑器件（PLD）的复杂度已经能够在单个可编程器件内实现整个系统。完整的单芯片系统（SOC）概念是指在一个芯片中实现用户定义的系统，它通常暗指包括片内存储器和外设的微处理器。最初宣称真正的SOC――或可编程单芯片系统（SOPC）――能够提供基于PLD的处理器。在2000年，Altera发布了Nios处理器，这是Altera Excalibur嵌入处理器计划中第一个产品，它成为业界第一款为可编程逻辑优化的可配置处理器。本文阐述开发Nios处理器设计环境的过程和涉及的决策，以及它如何演化为一种SOPC工具。
SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色旁键，构成SOPC的方案也有如下多种途径。
Ⅹ eda技术有什么特点
eda技术有什么特点
目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。下面是我收集的关于eda技术有特点，希望大家认真阅读!
1. 软件硬化，硬件软化
软件硬化是指所有的软件设计最后转化成硬件来实现，用软件方式设计的系统到硬件系统的转换是由EDA开发软件自动完成的;硬件软化是指硬件的设计使用软件的方式来进行，尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。
2. 自顶向下(top-down)的设计方法
传统的电路设计方法基本上都自向上的，即首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。而后经调试、测量看整个系统是否达到规定的性能指标。整个设计过程将花费大量的时间与经费，且很多外在因素与设计者自身经验的制约，已经不适宜于现代数字系统设计。
基于EDA技术的设计方法正好相反，它主要采用并行工程和“自顶向下”的设计方法，使开发者从一开始就要考虑到产品生成周期的诸多方面，包括质量、成本、开发时间及用户的需求等。首先从系统设计入手，在顶层进行功能划分和结构设计，由于采用高级语言描述，能在系统级采用仿真手段验证设计的正确性。然后再逐级设计低层的结构，用VHDL、Verilog HDL等硬件描述语言对高层次的系统行为进行电路描述，最后再用逻辑综合优化工具生成具体的门级逻辑明衡电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。
3. 集设计、仿真和测试于一体
现代的EDA软件平台集设计、仿真、测试于一体，配备了系统设计自动化的全部工具：配置了多种能兼用和混合使用的逻辑描述输入工具;配置了高性能的逻辑综合、优化和仿真测试工具。电子设计师可以从概念、算法、协议等开始设计电子系统，可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。较以往的设计方法，大大提高了设计效率，降低了设计者的工作负担。
4. 在系统可现场编程，在线升级
编程是把系统设计的程序化数据，按一定的格式装入一个或多个可编程逻辑器件的编程存储单元，定义内部模块的逻辑功能以及它们的相互连接关汪敬系。早期的可编程逻辑器件的编程需要将芯片从印制板上拆下，然后把它插在专用的编程器上进行的。目前EDA技术广泛采用的在系统可编程技术就是为克服这一缺点而产生的。
所谓系统内可配置是指可编程逻辑器件除了具有为设计者提供系统内可编程的能力，还具有将器件插在系统内或电路板仍然可以对其进行编程和再编程的能力。目前FPGA/CPLD器件为设计者提供系统内可再编程或可再配置能力，即只要把器件安装在系统电路板上，就可对其进行编程或再编程，使得系统内硬件的功能可以像软件一样地被编程来配置，这就为设计者进行电子系统设计和开发提供了可实现的最新手段。采用这种技术，对系统的设计、制造、测试和维护也产生了重大的影响，给样机设计、电路板调试、系统制造和系统升级带来革命性的变化。
5. 设计工作标准化，模块可移置共享
近几年来，芯片复杂程度越高，对EDA的.依赖也越高。 设计语言、EDA的底层技术及其接口的标准化，能很好地对涉及结果进行交换、共享及重用。
EDA设计工作的重要设计语言——硬件描述语言HDL已经逐步标准化。VHDL在1987年被IEEE采纳为硬件描述语言标准(IEEE 1076—1987)，VHDL同时也是军事标准(454)和ANSI标准。Verilog HDL在1995年成为IEEE标准(IEEE 1364—1995)，2001年发布了IEEE 1364—2001。作为两大被国际IEEE组织认定的工业标准硬件描述语言， VHDL和Verilog HDL为众多的EDA厂商支持，且移植性好。
数据格式的一致性通过标准保证。对EDA的底层技术、EDA软件之间的接口等采用标准数据格式，如EDIF网表文件是一种用于设计数据交换和交流的工业标准文件格式文件。这样，不同设计风格和应用的要求导困槐慎致各具特色的EDA工具都能被集成在易于管理的统一环境之下，支持任务之间、项目之间、设计工程师之间的信息传输和工程数据共享，从而使EDA框架日趋标准化。并行设计工作和自顶向下设计方法也是构建电子系统集成设计环境或集成设计平台的基本规范。目前，主要的EDA系统都建立了框架结构，并且它们都遵循国际计算机辅助设计框架结构组织CFI(CAD Framework International)的统一技术标准。
因此，EDA技术代表了当今数字系统设计技术的最新发展方向。
;