㈠ 简单分页存储管理和简单分段存储管理了的区别
1、页是信息的物理单位，分页是为实现离散分配方式，以消减内存的外零头，提高内存的利用率；或者说，分页仅仅是由于系统管理的需要，而不是用户的需要。段是信息的逻辑单位，它含有一组其意义相对完整的信息。分段的目的是为了能更好的满足用户的需要。
2、页的大小固定且由系统确定，把逻辑地址划分为页号和页内地址两部分，是由机器硬件实现的，因而一个系统只能有一种大小的页面。段的长度却不固定，决定于用户所编写的程序，通常由编辑程序在对源程序进行编辑时，根据信息的性质来划分。
3、分页的作业地址空间是维一的，即单一的线性空间，程序员只须利用一个记忆符，即可表示一地址。分段的作业地址空间是二维的，程序员在标识一个地址时，既需给出段名，又需给出段内地址。
㈡ 操作系统请求分页存储方式的基本原理是什么谢谢
3．请求分页系统(1)请求分页对页表的扩充
在请求分页系统中所使用的主要数据结构仍然是页表。它对页式系统中的页表机制进行了扩充但其基本作用是实现由用户地址空间到物理内存空间的映射。由于只将应用程序的一部分装入内存，还有一部分仍在磁盘上，故需在页表中增加若干项，供操作系统实现虚拟存储器功能时参考。常见的系统中，一般对页表的表项进行如下扩充：除了页号对应的物理块号，还增加了状态位、修改位、外存地址和访问字段等。
·状态位，用于指示该页是否已经调入了内存。该位一般由操作系统软件来管理，每当操作系统把一页调人物理内存中时，置位。相反，当操作系统把该页从物理内存调出时，复位。CPU对内存进行引用时，根据该位判断要访问的页是否在内存中，若不在内存之中，则产生缺页中断。
·修改位，表示该页调入内存后是否被修改过。当CPU以写的方式访问页面时，对该页表项中的修改位置位。该位也可由操作系统软件来修改，例如，当操作系统将修改过页面保存在磁盘上后，可将该位复位。
·外存地址，用于指出该页在外存上的地址，供调人该页时使用。
·访问宇段，用于记录本页在一定时间内被访问的次数，或最近已经有多长时间未被访问。提供给相应的置换算法在选择换出页面时参考。
(2)对缺页中断的支持
在请求分页系统中，CPU硬件一定要提供对缺页中断的支持，根据页表项中的状态位判断是否产生缺页中断。缺页中断是一个比较特殊的中断，这主要体现在如下两点：
·在指令的执行期间产生和处理缺页信号。通常的CPU外部中断，是在每条指令执行完毕后检查是否有中断请求到达。而缺页中断，是在一条指令的执行期间，发现要访问的指令和数据不在内存时产生和处理的。
·一条指令可以产生多个缺页中断。例如，一条双操作数的指令，每个操作数都不在内存中，这条指令执行时，将产生两个中断。CPU提供的硬件支持，还要体现在当从中断处理程序返回时，能够正确执行产生缺页中断的指令。
(3)页面调度策略
虚拟存储器系统通常定义三种策略来规定如何(或何时)进行页面调度：调入策略、置页策略和置换策略。
(4)置换算法(replacementalgorithm)决定在需要调入页面时，选择内存中哪个物理页面被置换。置换算法的出发点应该是，把未来不再使用的或短期内较少使用的页面调出。而未来的实际情况是不确定的，通常只能在局部性原理指导下依据过去的统计数据进行预测。常用的算法有以下几种：
·最佳算法(optimal，OPT)。选择“未来不再使用的”或“在离当前最远位置上出现的”页面被置换。这是一种理想情况，是实际执行中无法预知的，因而不能实现，只能用作性能评价的依据。
·最近最久未使用算法(LeastRecentlyUsed，LRU)。选择内存中最久未使用的页面被置换，这是局部性原理的合理近似，性能接近最佳算法。但由于需要记录页面使用时间的先后关系，硬件开销太大。LRU可用如下的硬件机构帮助实现：
一个特殊的栈：把被访问的页面移到栈顶，于是栈底的是最久未使用页面。每个页面设立移位寄存器：被访问时左边最高位置1，定期右移并且最高位补0，于是寄存器数值最小的是最久未使用页面。
·先进先出算法(FIFO)。选择装入最早的页面置换。可以通过链表来表示各页的装入时间先后。FIFO的性能较差，因为较早调入的页往往是经常被访问的页，这些页在FIFO算法下被反复调入和调出，并且有Belady现象。所谓Belady现象是指：采用FIFO算法时，如果对—个进程未分配它所要求的全部页面，有时就会出现分配的页面数增多但缺页率反而提高的异常现象。Belady现象可形式化地描述为：一个进程户要访问M个页，OS分配舻个内存页面给进程P；对一个访问序列S，发生缺页次数为PE(占，N)。当N增大时，PE(S，N)时而增大时而减小。Belady现象的原因是FIFO算法的置换特征与进程访问内存的动态特征是矛盾的，即被置换的页面并不是进程不会访问的。
·时钟(clock)算法。也称最近未使用算法(NotRecentlyUsed，NRU)，它是LRU和FIFO的折中。每页有一个使用标志位(usebit)，若该页被访问则置userbit=l，这是由CPU的硬件自动完成的。置换时采用一个指针，从当前指针位置开始按地址先后检查各页，寻找usebit=0的面作为被置换页。指针经过的userbit=l的页都修改userbit=O，这个修改的过程是操作系统完成的，最后指针停留在被置换页的下一个页。
·最不常用算法(LeastFrequentlyUsed，LFU)。选择到当前时间为止被访问次数最少的页面被置换。每页设置访问计数器，每当页面被访问时，该页面的访问计数器加1。发生缺页中断时，淘汰计数值最小的页面，并将所有计数清零。
·页面缓冲算法(pagebuffering)。它是对FIFO算法的发展，通过建立置换页面的缓冲，这样就有机会找回刚被置换的页面，从而减少系统I／0的开销。页面缓冲算法用FIFO算法选择被置换页，把被置换的页面放人两个链表之一。即是如果页面未被修改，就将其归人到空闲页面链表的末尾，否则将其归人到已修改页面链表。空闲页面和已修改页面，仍停留在内存中一段时间，如果这些页面被再次访问，只需较小开销，被访问的页面就可以返还作为进程的内存页。需要调入新的物理页面时，将新页面内容读人到空闲页面链表的第一项所指的页面，然后将第一项删除。当已修改页面达到一定数目后，再将它们一起调出到外存，然后将它们归人空闲页面链表。这样能大大减少I／O操作的次数。
㈢ 基本分段存储管理方式的分段系统的基本原理
在分段存储管理方式中，作业的地址空间被划分为若干个段，每个段定义了一组逻辑信息。例如，有主程序段MAIN、子程序段X、数据段D及栈段S等，如图4-17所示。每个段都有自己的名字。为了实现简单起见，通常可用一个段号来代替段名，每个段都从0开始编址，并采用一段连续的地址空间。段的长度由相应的逻辑信息组的长度决定，因而各段长度不等。整个作业的地址空间由于是分成多个段，因而是二维的，亦即，其逻辑地址由段号(段名)和段内地址所组成。
分段地址中的地址具有如下结构：
在该地址结构中，允许一个作业最长有 64 K个段，每个段的最大长度为64 KB。分段方式已得到许多编译程序的支持，编译程序能自动地根据源程序的情况而产生若干个段。例如，Pascal编译程序可以为全局变量、用于存储相应参数及返回地址的过程调用栈、每个过程或函数的代码部分、每个过程或函数的局部变量等等，分别建立各自的段。类似地，Fortran编译程序可以为公共块(Common block)建立单独的段，也可以为数组分配一个单独的段。装入程序将装入所有这些段，并为每个段赋予一个段号。 为了实现从进程的逻辑地址到物理地址的变换功能，在系统中设置了段表寄存器，用于存放段表始址和段表长度TL。在进行地址变换时，系统将逻辑地址中的段号与段表长度TL进行比较。若S>TL，表示段号太大，是访问越界，于是产生越界中断信号；若未越界，则根据段表的始址和该段的段号，计算出该段对应段表项的位置，从中读出该段在内存的起始地址，然后，再检查段内地址d是否超过该段的段长SL。若超过，即d>SL，同样发出越界中断信号；若未越界，则将该段的基址d与段内地址相加，即可得到要访问的内存物理地址。
下图示出了分段系统的地址变换过程。
像分页系统一样，当段表放在内存中时，每要访问一个数据，都须访问两次内存，从而极大地降低了计算机的速率。解决的方法也和分页系统类似，再增设一个联想存储器，用于保存最近常用的段表项。由于一般情况是段比页大，因而段表项的数目比页表项的数目少，其所需的联想存储器也相对较小，便可以显着地减少存取数据的时间，比起没有地址变换的常规存储器的存取速度来仅慢约10%～15%。
㈣ 基本分页存储管理
假设是按字节编址
考虑支持多道程序的两种连续分配方式
原因：连续分配要求进程占有的必须是一块连续的内存区域
能否讲一个进程分散地装入到许多不相邻的分区，便可充分利用内存
基本分页存储管理的思想：把内存分为一个个相等的小分区，再按照分区大小把进程拆分成一个个小部分
页框/页帧：内存空间分成的一个个大小相等的分区（比如4KB）
页框号：页框的编号，从0开始，从低地址开始
页/页面：用户进程的地址空间分为和页框大小相等的一个个区域
页号：页/页面的编号，从0开始
进程的最后一个页面可能没有一个页框那么大，页框不能太大，否则可能产生过大的内部碎片
操作系统以页框为单位为各个进程分配内存空间。进程的每个页面分别放入一个页框中，也就是说，进程的页面与内存的页框有一一对应的关系
每个页面不必连续存放，也不必按照先后顺序，可以放到不相邻的各个页框中
进程在内存中连续存放时，通过动态重定位实现逻辑地址到物理地址的转换。在装入模块之后，内存中指令使用的依然是逻辑地址，直到指令执行的时候才会进行地址转换。系统会设置一个重定位寄存器，用来存放装入模块存放的起始位置，重定位寄存器中的值加上逻辑地址就是该逻辑地址实际对应的物理地址
如果采用分页技术
页框大小为4KB，地址空间为4GB的系统
页号为前20位，页内偏移量为后12位
页表：为了能知道进程的每个页面在内存中存放的位置，操作系统要为每个进程建立一张页表
一个进程对应一张页表
进程的每一页对应一个页表项
每个页表项由页号和页框号组成
页表记录进程页面和实际存放的页框之间的对应关系
每个页表项的长度是相同的，页号是隐含的
各页表项会按顺序连续存放在内存中，如果该页表在内存中的起始地址是X，4GB/4KB系统的页框有
用于实现逻辑地址到物理地址转换的一组硬件机构
通常会在系统中设置一个页表寄存器(PTR)，存放页表在内存中的起始地址F和页表长度M（M个页表项）
进程未执行时，页表的起始地址和页表长度放在进程控制块(PCB)中，当进程被调度时，操作系统内核会把他们放到页表寄存器中
基本分页存储管理中地址是一维的，即只要给出一个逻辑地址，系统就可以自动计算出页号、偏移量，不需要显式告诉系统偏移量是多少
理论上，页表项长度为3即可表示内存块号的范围，但是为了方便页表查询，会让页面恰好能装得下整数个页表项，令每个页表项占4字节
4KB页面，可以放4096/3 =1365个页表项，有4096%3 =1B的碎片，访问1365及之后的页表项时，还要考虑前面的页框中的碎片，才能得到页表项的物理地址，比较麻烦
进程页表通常存放在连续的页框中，这样就能用统一的计算方式得到想要得到的页表项存储的位置
地址变换过程中有两次访存操作：查询页表、访问目标内存单元
局部性原理
如果这个程序将程序对应的指令存放在10号内存块，将程序中定义的变量存放在23号内存块，当这个程序执行时，会很频繁地反问10、23号内存块
时间局部性：如果执行了程序中的某条指令，那么不久后这条指令很有可能被再次执行；如果某个数据被访问过，不久之后该数据很有可能再次被访问（因为程序存在大量循环）
空间局部性：一旦程序访问了某个存储单元，在不久之后，其附近的存储单元也很有可能被访问（因为很多数据在内存中连续存放）
基本地址变换机构中，每次要访问一个逻辑地址，都要查询页表，由于局部性原理，可能连续多次查询同一个页表项
快表：又称联想寄存器（TLB），是一种访问速度比内存块很多的高速缓存，用来存放当前访问的若干页表项，以加速地址变换的过程。内存中的页表常称为慢表
引入快表后地址的变换过程
一般来说，快表的命中率可以达到90%以上
单级页表存在的问题
对问题1
可将页表进行分组，使每个内存块刚好可以放入一个分组。为离散分配的页表再建立一张页表，称为页目录表，或外层页表
各级页表的大小不能超过一个页面
针对两级页表
对问题2
可以在需要访问页面时，才把页面调入内存（虚拟存储技术），可以在页表项中增加一个标志位，用于表示该页面是否已经调入内存
若想访问的页面不在内存中，会产生缺页中断（内中断），然后将目标页面从外存调入内存
之后的文章会有展开
两级页表访存次数分析：如果没有TLB，第一次访存是访问内存中的页目录表，第二次访存是访问内存中的二级页表，第三次访存是访问目标内存单元
㈤ 说明分页存储管理的基本原理
分页存储管理的基本原理是：将主存空间和辅存空间分别等分为大小相等的若干页，页的大小为个字节，如（1KB），（2KB），（4KB）等，并且为每个页按顺序指定一个页号，即0页、1页、2页、…。
㈥ 基本分页存储管理
阅读前请先阅读 内存管理基础 。从本文开始就介绍不连续分配的几种方式，本文主要介绍基本分页存储管理。
假设进程A的大小为23MB，但是每个分区的大小只有10MB，如果进程只能占用一个分区，显然是放不下的。
解决思路：如果允许进程占用多个分区，那么可以把进程拆分成 10MB + 10MB + 3MB三个部分 ，再把这三个部分别放在三个分区中（这些分区不要求连续）.....
将内存空间分为一个个大小相等的分区（如每个分区4KB，每个分区就是一个 “页框” ，或称 “内存块” 、 “物理块” 。每个页框有一个编号，即 “页框号” ，或 “内存块号” 、 “物理块号” ，页框号 从0开始 ）。将用户进程的地址空间也分为与页框大小相等的一个个区域，称为 页面 或 页 。页框的大小不能太大，否则可能会产生过大的内存碎片。
操作系统 以页框为单位为各个进程分配内存空间。 进程的每个页面分别放入一个页框中，即进程的 页面和内存的页框 有 一一对应 的关系。
进程分页后，进程的各个页面可以放在不连续的页框中，所以如何实现逻辑地址到物理的地址的转换？
如下图，将下面的进程分页，假设每页大小为50B，那么就分为4个页面。
手动计算方法：
页号 = 逻辑地址 / 页面长度（取整数部分）。
页内偏移量 = 逻辑地址 % 页面长度
页面在内存中的起始位置 ：操作系统需要用某种数据结构记录进程各个页面的起始位置。
对于计算机，通常将 页面的大小划分为2的整数次幂 。假设用32个二进制位表示逻辑地址，页面大小为取2 12 B = 4096B = 4KB。
如逻辑地址2，用二进制表示00000000 00000000 0000 0000 00000010 ，前24位二进制对应的十进制值就是逻辑地址2对应的页号，即0号页，而后12二进制位对应的十进制值就是偏移量。如果0号页在内存中的起始地址为X，那么逻辑地址2对应的物理地址就是 X + 2.
同理，逻辑地址4097，用二进制表示00000000 00000000 0001 0000 00000001 ，前24位二进制对应的十进制值就是逻辑地址4097对应的页号，即1号页，而后12二进制位对应的十进制值就是偏移量。如果0号页在内存中的起始地址为Y，那么逻辑地址4097对应的物理地址就是 Y + 1.
结论： 如果每个页面的大小为2 k B，用二进制表示逻辑地址，则末尾的K位表示页内偏移量，其余部分就是页号。
因此，如果让 每个页面的大小为2的整数次幂， 计算机就可以很方便的得出一个逻辑地址对应的页号和页内偏移量。
如果一个页面的大小为2KB，那分页存储管理的逻辑地址结构为：
地址结构包括两个部分：前一个部分表示页号，后一个部分表示页内偏移量W。
在知道如何计算页号和偏移量后，要计算实际的物理地址，还需要知道页号在内存中的起始地址，如何知道每个页面在内存中存放的位置——操作系统要为 每个进程建立一张页表。
按照之前的方法计算出逻辑地址所对应的页号N，然后根据页表区查询实际的内存块号M，由于每个内存块号的大小都是相等的，所以实际地址 = M * 内存块大小 + 偏移量。
在实际上，页表中是没有页号的，那怎么找到实际对应的内存块号呢？
假设某系统物理内存大小为4GB，页面大小为4KB，则每个页表项至少应该占用多少字节？
各页表项会 按顺序连续地 存放在内存中，如果该页表在内存中存放的地址为X，则M号页对应的页表项存放的地址为：X + M * 3B
因此，页表的页号可以是隐含的。只需要知道 页表存放的起始地址 和 页表项长度 ，即可找到各个页号对应的页表项存放的位置，找到位置后就可以读取该位置的值，即实际内存块号。
举个例子，如果按照逻辑地址计算出了偏移量为20，页号为1，页表中的页号是隐藏的，那么根据页表在内存中的起始地址20（假设的值），以及页表项长度3B，那么页号为1所对应的实际内存块号的值所在的地址就是：20 + 3 * 1 = 23的位置，然后在该位置的值，该值就是实际内存块号，如果是4的话，那么实际地址就是： 4 * 页面大小（4096B） + 20 = 16404。
基本地址变换结构可以借助进程的页表将逻辑地址转换为物理地址。
通常在系统中设置一个 页表寄存器（PTR Page-Table Register） ，存放 页表在内存中起始地址F 和 页表长度M 。
进程在未执行时，页表的起址和页表长度放在 进程控制块（PCB）中 ，当进程被调度时，操作系统内核会把它们放在页表寄存器中。
逻辑地址到物理地址变换的过程：
比较页表长度，页表项长度和页面大小三个概念：
在分页存储管理（页式管理）系统中，只要确定了每个页面的大小，逻辑地址结构就确定了。因此， 页式管理中地址是一维的。 即只要给出一个逻辑地址，系统就可以自动算出页号、页内偏移量两个部分，并不需要显示告系统这个逻辑地址中，页内偏移量占多少位。
基本地址变换结构需要访问两次内存： 第一次访问内存查找页表；第二次访问物理内存对应的内存单元。
对于上图，会很频繁地访问10号块中的指令、23号块。
时间局部性 ：如果执行了程序中的某条指令，那么不久后这条指令很有可能再次执行：如果某个数据被访问过，不久之后该数据很有可能再次被访问。（因此程序中存在大量循环）。
空间局限性 ：一旦程序访问了某个存储单元，在不久之后，其附近的存储单元也很有可能被访问。（因为很多数据在内存中都是连续存放的。如上面的数组，每次循环一次都会访问邻近的下一个元素地址）。
在基本地址变换机构中，每次访问一个逻辑地址，都需要查询内幕才能中的页表。由于局部性原理，可能连续很多次查找到的都是一个页表项。既然如此，就可以利用这个特性减少访问页表的次数——快表。
快表 ，又称 联想寄存器（TLB） ，是一种 访问速度比内存快很多 的高速缓冲存储器，用来存储当前访问的若干页表项，以加速地址变换的过程。与此对应，内存中的页表常称为 慢表。
快表的地址包换过程：
(1) CPU给出逻辑地址，由某个硬件算得页号、页内偏移量，将页号与快表中的所有页号进行比较。
(2) 如果找到匹配的页号，说明要访问的页表项在快表中有副本，则直接从中取出该页对应的内存块号，再根据内存块号中与页内偏移量算地物理地址。最后访问该物理地址对应的内存单元。因此如果快表命中，则访问某个逻辑地址只需 一次 访问内存即可。
(3) 如果没有找到匹配的页号，则就需要访问页表，需要两次访问内存，在第一次访问内存查询得到页号后，需要将页号添加到快表中，以便后面再次被访问。如果快表已满，则必须按照一定的算法对旧的页表项进行替换。
由于查询快表比查询页表的速度快很多，因此只要快表命中，就可以节省很多时间。因为局部性原理，一般来说快表的命中率可以达到90%以上。
㈦ 什么是内存分页存储管理
分页存储管理是将各进程的地址空间分成大小相等的页，把内存的存储空间也分成与页大小相同的片，称为物理块。在分配存储空间时，以块为单位来分配。
优点：有效解决存储器的零头问题，能在更高的程度上进行多道程序设计，从而相应提高了存储器和CPU的利用率。
缺点：采用动态地址变换为增加计算机成本和降低CPU的速度。表格占内存空间，费时来管理表格。存在页内碎片。作业动态的地址空间受内存容量限制。
㈧ 页式管理的基本原理
将各进程的虚拟空间划分成若干个长度相等的页(page)，页式管理把内存空间按页的大小划分成片或者页面（page frame），然后把页式虚拟地址与内存地址建立一一对应页表，并用相应的硬件地址变换机构，来解决离散地址变换问题。页式管理采用请求调页或预调页技术实现了内外存存储器的统一管理。
㈨ 请问，分页式管理其页面大小是固定不变的吗，谢谢
不是。
这个是和内存页框的大小一样的，不同的计算机可能会不同，但是对同一个机器而言，因为与硬件有关，出厂之后或者操作系统确认了大小就不会变。
内存块大：将要执行的页面装入分页内存，装入多少页面，不同系统算法不同。
内存太小：将非活动进程的页面，移入虚拟内存，装入要执行的页面，.NET系统会同时进行垃圾回收。
分页存贮管理的原理是：内存等分为块，作业等分为页，页与块等大（即页是以块为标准衡量，页<=块），作业执行时页装入块执行。
(9)简单分页存储管理的原理扩展阅读：
在分页系统中的页面其大小应适中。页面若太小，一方面虽然可使内存碎片减小，从而减少了内存碎片的总空间，有利于提高内存利用率，但另一方面也会使每个进程占用较多的页面，从而导致进程的页表过长，占用大量内存；此外，还会降低页面换进换出的效率。
如果选择的页面较大，虽然可以减少页表的长度，提高页面换进换出的速度，但却又会使页内碎片增大。因此，页面的大小应选择适中，且页面大小应是2的幂，通常为512 B～8 KB。
㈩ 操作系统概论，关于页式存储管理的基本原理
页号占5位，2^5不就是32吗，5个位表示页号，地址总长度为15,5位表示页号了，剩下10位就是页内地址了，2^10=1024