1. 给出芯片的存储范围怎么连接译码器
主存芯片和cpu的连接原理
主存通过数据线/地址线/控制线和cpu相连
数据总线的位数W D W_DW
D
和总线工作频率f B f_Bf
B
的乘积B = W D f B B=W_Df_BB=W
D
f
B
正比于数据传输速率
地址总线的位数决定了可寻址的最大内存空间
控制总线(读.写)指出总线周期的类型和本次输入输出操作完成的时刻
多个内存芯片集成到一个内存条上
多个内存条和主板上的ROM芯片组成计算机所需的主存空间,再通过总线与cpu相连
内存条插槽就是存储器总线
内存中的信息通过内存条的引脚,再通过插槽内的引线连接到主板上
主板上的导线连接到cpu上
主存容量的扩展
单个芯片的容量有限
可通过字扩展/位扩展两方面来扩充主存容量
位扩展法
字扩展发
字位同时扩展
存储器容量S=地址线数N A N_AN
A
乘以字长W
S = N A × W S=N_A\times{W}S=N
A
×W
位扩展法
cpu的数据线和存储芯片数据位数不一定相等
必须进行位扩展,使用多个存储器间对字长进行扩展,使其数据位数和cpu的数据线相等
也即是扩展单个存储字的字长(仅提升W)
可见,单纯的位扩展没有扩大寻址范围
在同一时刻,cpu片选中所有芯片,每个芯片读取相同个bit内容
片选信号C S ‾ \overline{CS}
CS
要链接到所有芯片
每片的数据线一次作为cpu数据线的一位
采用位扩展时,所有芯片链接地址线的方式相同
另一种扩展方式是字扩展法,扩展的是存储字总数(仅提升N A N_AN
A
)
将多个存储芯片的以下方面相应并联
地址端
片选端
读写控制端
数据端分别引出
字扩展法
扩展的是存储字总数(仅提升N A N_AN
A
),字的位数不变
将芯片的以下方面相应并联
地址线
数据线
读写控制线
片选信号用来区分各芯片的地址范围
仅采用字扩展时,各芯片
连接地址线的方式相同
连接数据线的方式也相同
但是在某一时刻只选中部分芯片
通过**片选信号C S ‾ \overline{CS}
CS
**或者采用译码器设计连接到相应存储芯片
字位同时扩展法
同时增加N A , W N_A,WN
A
,W
一般先执行位扩展(分组→ \to→整体)
再执行字扩展
连线:
所有芯片的地址线连线还是相同
数据线不同
存储芯片的地址分配和片选
cpu访问存储单元
首先需要进行片选
多个存储芯片构成的存储器,选择其中的一片进行访问
片选信号的产生分为线选法和译码片选法
再进行字选
在选中的芯片中,根据地址码选择相应的存储单元
片内的字选通常由cpu送出的N条低位地址线完成的
地址线直接链接到所有存储芯片的地址输入端
线选法
不需要译码器,线路简单
地址空间不连续,片选的地址线必须分时为低电平(否则不能工作)
可能无法充分利用系统的存储器空间,造成地址资源浪费
比如cpu可用的高位地址线数量不足以选中大量需要独立选中的芯片(组),即片选信号种类不足
译码片选法
用高位地址线(除了片内寻址外的)通过地址译码器芯片产生片选信号
半导体存储芯片的译码驱动方式
半导体存储芯片的译码驱动方式有两种:线选法和 重合法
线选法
它的特点是用一根 字选择线(字线),直接选中一个存储单元的各位(如一个字节的各个位)
这种方式结构较简单,但只适于容量不大的存储芯片
4.19 是一个 16×1 字节线选法存储芯片的结构示意图
如当地址线 A 3 A 2 A 1 A 0 A_{3}A_{2}A_{1}A_{0}A
3
A
2
A
1
A
0
为 1111 时,则第 15 根字线被选中,对应下图中的最后一行 8 位代码便可直接读出或写入
重合法
由于被选单元是由 X、Y 两个方向的地址决定的,故称为重合法
4.10 是一个 1K×1 位重合法结构示意图
显然,只要用 64 根选择线(X、Y 两个方向各 32 根),便可选择 32×32 矩阵中的 任一位
例如,当地址线为全 0 时,译码输出 X 和 Y 有效,矩阵中第 0 行、第 О 列共同选中的那位即被选中
当欲构成 1K×1 字节的存储器时,只需用 8 片即可
存储器与 CPU 的连接🎈
合理选择存储芯片
要组成一个主存系统,选择存储芯片是第一步,主要指
存储芯片的类型(RAM 或 ROM)
芯片数量
ROM 存放系统程序、标准子程序和各类常数
RAM 则是为用户编程而设置的
考虑芯片数量时,要尽量使连线简单、方便
地址线的连接
存储芯片的容量不同,其地址线数也不同,而 CPU 的地址线数往往比存储芯片的地址线数要多
将 CPU 地址线的低位与存储芯片的 地址线相连,以选择芯片中的某一单元(字选)
这部分的译码是由芯片的片内逻辑完成的
将 CPU地址线的高位则在 扩充存储芯片时使用
用来 选择存储芯片（片选),这部分译码由外接译码器逻辑完成
数据线的连接
CPU 的数据线数与存储芯片的数据线数不一定相等,
在相等时可直接相连;
在不等时必须对存储芯片扩位,使其数据位数与 CPU 的数据线数相等
读写命令线的连接
CPU 读/写命令线一般可直接与存储芯片的读/写控制端相连,
通常高电平为读,
低电平为写
有些 C P U \mathrm{CPU}CPU 的读/写命令线是分开的
读为 R D ‾ \overline{RD}
RD
(read), 写为 W E ‾ \overline{WE}
WE
(write) , 均为低电平有效
此时 C P U \mathrm{CPU}CPU 的读命令线应与存储芯片的允许读控制端相连,
而 CPU 的写命令线则应与存储芯片的允许写控制端相连
片选线的连接
片选线的连接是 CPU 与存储芯片连接的关键
存储器由许多存储芯片叠加而成
哪一片被选中完全取决于该存储芯片的片选控制端 C S ‾ \overline{CS}
CS
是否能接收到来自 CPU 的片选有效信号
片选有效信号与 CPU 的 访存控制信号M R E Q ‾ \overline{MREQ}
MREQ
(MemoryRequst)(低电平有效)有关,
因为只有当 CPU 要求访存时,才要求选中存储芯片
若 CPU 访问外设IO,则 M R E Q ‾ \overline{MREQ}
MREQ
为高,表示不要求存储器工作
芯片引脚缩写参考🎆
Pin Name Abbreviations - Using Altium Documentation
https://techdocs.altium.com › files › wiki_attachments
示例
注意到存储是按照字节编址,容量是(范围*8bit)
也不是必须要将十六进制转换为二进制(可以直接执行十六进制的减法运算:67 F F H − 6000 H + 1 = 800 H = 2 11 = 2 × 2 10 67FFH-6000H+1=800H=2^{11}=2\times2^{10}67FFH−6000H+1=800H=2
11
=2×2
10
=2k
类似的,6 B F F H − 6800 H + 1 = 400 H = 2 10 H = 1 k 6BFFH-6800H+1=400H=2^{10}H=1k6BFFH−6800H+1=400H=2
10
H=1k
此处+1是因为此处范围为闭区间,包括起始地址
不过,要写成二进制形式的时候,在标注坐标的时候,每一段的首尾可以标注一下,可以这样分配:
LHS=[A 0 , A 4 , A 7 , A 8 , A 12 A_0,A_4,A_7,A_8,A_{12}A
0
,A
4
,A
7
,A
8
,A
12
]
RHS=[A 3 , A 7 , A 11 , A 15 A_3,A_7,A11,A15A
3
,A
7
,A11,A15]
但是在画片选逻辑图的时候,需要结合cpu地址线的高位部分以及要求的寻址范围,得出哪些cpu地址线需要保持高电平/低电平,从而便于接入特定的地址译码器(驱动其)进行片选
另外我们可以从二进制形式中方便的看出A 11 , A 12 , A 13 A_{11},A_{12},A_{13}A
11
,A
12
,A
13
的规律,即他们除了A 11 A_{11}A
11
外,其余都保持不变(分别是A 12 = 0 , A 13 = 1 A_{12}=0,A_{13}=1A
12
=0,A
13
=1);如此一来,就可以确定A 13 , A 12 , A 11 A_{13},A_{12},A_{11}A
13
,A
12
,A
11
(高位到低位分别是100,101这两种可能(十进制就是4,5;所以最终在连接译码器输出端的时候,我们接入的是Y 4 , Y 5 Y_{4},Y_{5}Y
4
,Y
5
而不是其他的译码器输出))
第一片存储芯片用作系统空间,寻址空间需要11条地址线才能够充分利用该芯片的存储单元
第二部分是有两片小的4位芯片组合成一个整体上有8位字长的芯片组,然而位扩展不会增加寻址范围,因此和扩展前的地址线要求一致,仅需要10条地址线
M R E Q ‾ \overline{MREQ}
MREQ
端:注意,cpu上的访存控制信号M R E Q ‾ \overline{MREQ}
MREQ
和A 14 A_{14}A
14
的始终保持低电平不同,在需要访存的时候,M R E Q ‾ \overline{MREQ}
MREQ
信号(低电平有效/触发,所以型号名上有overline)才会呈现低电平,从而达到只在需要访存的时候驱动地址译码器进行存储芯片片选
A 12 , A 13 , A 14 A_{12},A_{13},A_{14}A
12
,A
13
,A
14
这几条地址本质上和其他地址线没有什么不同(是指,如果该cpu接入的存储系统(芯片不通过小芯片扩展而成,而是同一块芯片的时候,这些地址线仍然以同样的方式工作))
当然,这里被用来接入片选译码器,但是译码器应该对于这几条线是透明的.
关键在于图中的与非门(用于控制片选RAM部分(芯片组))
由于ROM和RAM属于的是字扩展(而非位扩展),所以他们不能同时被选中
而A 10 A_{10}A
10
比较独特,因为ROM芯片片内地址需要11条线(也就是需要A 10 A_{10}A
10
,但是RAM片内并用不上A 10 A_{10}A
10
)(本例中,存储扩展后,可寻址地址范围不连续)
guess:
我们要让A 10 A_{10}A
10
有效(高电平)的时候只访问ROM,而不访问RAM
又,译码器Y 5 ‾ \overline{Y_{5}}
Y
5
为低电平的时候有效,故当A 10 , Y 5 ‾ A_{10},\overline{Y_{5}}A
10
,
Y
5
均为低电平的时候才选中RAM(书上的说明是用了与门),RAM也是电平有效(选中)
后两个芯片构成一组(字长的扩展(也就是为扩展),来匹配机器 cpu 字长)(执行为扩展的时候,注意数据线(D线)的划分:高位部分和低位部分分别连接到不同的被位扩展的芯片上,同时所有成员芯片被同时片选中(是通过该位扩展芯片组的被选中而同时选所有成员 ))
一般各个存储芯片都有自己的使能端(片选C S ‾ \overline{CS}
CS
(ChipSelect))(和存储芯片的地址线以及数据线都是不同的)
打开CSDN APP，看更多技术内容
2. 半导体存储器芯片的译码驱动方式有几种
两种：译码法，线选法。
其中，译码法，还可分成：全译码、部分译码。
他们回答的，都不对。
3. 存储介质有哪些
软盘、光盘、DVD、硬盘、闪存、U盘、CF卡、SD卡、MMC卡、SM卡、记忆棒（Memory Stick）、xD卡。
行的存储介质是基于闪存（Nand flash）的，比如U盘、CF卡、SD卡、SDHC卡、MMC卡、SM卡、记忆棒、xD卡等。
对所保存的数据来说，CF卡比传统的磁盘驱动器安全性和保护性都更高；比传统的磁盘驱动器及Ⅲ型PC卡的可靠性高5到10倍，而且CF卡的用电量仅为小型磁盘驱动器的5%。
CF卡使用3.3V到5V之间的电压工作（包括3.3V或5V）。这些优异的条件使得大多数数码相机选择CF卡作为其首选存储介质。
CF卡缺点：
1、容量有限。虽然容量在成倍提高，但仍赶不上数码相机的像素发展。5百万像素以上产品已经是流行的高端产品最低规格，而民用主流市场也达到3百万像素级别。普通民用的JPEG压缩格式下，容量尚可，但是专业级的TIFF（RAW）格式文件还是放不下几张图像数据。
2、体积较大。与其他种类的存储卡相比，CF卡的体积略微偏大，这也限制了使用CF卡的数码相机体积，所以现下流行的超薄数码相机大多放弃了CF卡，而改用体积更为小巧的SD卡。
以上内容参考：网络-存储介质
4. 外存的工作原理
外存的工作原理就是把内容转换成信号，存在磁盘上。
外储存器是指除计算机内存及CPU缓存以外的储存器，此类储存器一般断电后仍然能保存数据。常见的外存储器有硬盘、软盘、光盘、U盘等。
外存储器的特点是容量大、价格低，但是存取速度慢。内存储器用于存放那些立即要用的程序和数据；外存储器用于存放暂时不用的程序和数据。内存储器和外存储器之间常常频繁地交换信息。[1] 外存通常是磁性介质或光盘，像硬盘，软盘，磁带，CD等，能长期保存信息，并且不依赖于电来保存信息，但是由机械部件带动，速度与CPU相比就显得慢的多。
软盘：软磁盘使用柔软的聚酯材料制成原型底片，在两个表面涂有磁性材料。常用软盘直径为3.5英寸，存储容量为1.44MB.软盘通过软盘驱动器来读取数据。
U盘：U盘也被称为“闪盘”，可以通过计算机的USB口存储数据。与软盘相比，由于U盘的体积小、存储量大及携带方便等诸多优点，U盘已经取代软盘的地位。
硬盘：硬磁盘是由涂有磁性材料额铝合金原盘组成的，每个硬盘都由若干个磁性圆盘组成。
磁带存储器：磁带也被称为顺序存取存储器SAM。它存储容量很大，但查找速度很慢，一般仅用作数据后备存储。计算机系统使用的磁带机有3中类型：盘式磁带机、数据流磁带机及螺旋扫描磁带机。
光盘存储器：光盘指的是利用光学方式进行信息存储的圆盘。它应用了光存储技术，即使用激光在某种介质上写入信息，然后再利用激光读出信息。光盘存储器可分为:CD-ROM、CD-R、CD-RW、和DVD-ROM等。