① 储存器的工艺特征
随机存储器对于任意一个地址，以相同速度高速地、随机地读出和写入数据的存储器(写入速度和读出速度可以不同)。存储单元的内部结构一般是组成二维方矩阵形式，即一位一个地址的形式(如64k×1位)。但有时也有编排成便于多位输出的形式(如8k×8位)。存储器技术特点分析，这种存储器的特点是单元器件数量少，集成度高，应用最为广泛(见金属-氧化物-半导体动态随机存储器)。
只读存储器用来存储长期固定的数据或信息，如各种函数表、字符和固定程序等。其单元只有一个二极管或三极管。一般规定，当器件接通时为“1”,断开时为“0”，反之亦可。若在设计只读存储器掩模版时,就将数据编写在掩模版图形中，光刻时便转移到硅芯片上。存储器技术特点分析，其优点是适合于大量生产。但是，整机在调试阶段，往往需要修改只读存储器的内容，比较费时、费事，很不灵活(见半导体只读存储器)。
串行存储器的单元排列成一维结构，犹如磁带。首尾部分的读取时间相隔很长，因为要按顺序通过整条磁带。半导体串行存储器中单元也是一维排列，数据按每列顺序读取，如移位寄存器和电荷耦合存储器等。存储器技术特点分析，砷化镓半导体存储器如1024位静态随机存储器的读取时间已达2毫秒，预计在超高速领域将有所发展。
② 只读存储器ROM。PROM。EPROM有什么区别
ROM 只读存储器：ROM内部的资料是在ROM的制造工序中，在工厂里用特殊的方法被烧录进去的，其中的内容只能读不能改。
PROM 可编程ROM：最初从工厂中制作完成的PROM内部并没有资料，用户可以用专用的编程器将自己的资料写入，但是这种机会只有一次，一旦写入后也无法修改。
EPROM 可擦除可编程ROM：芯片可重复擦除和写入。
还有EEPROM,FLASH ROM.
③ MIT是什么意思
美国麻省理工学院（Massachusetts Institute of Technology，MIT即马萨诸塞州理工学院麻省理工学院网站： http://www.mit.e/ 校训:Mens et Manus (Mind and Hand) 既学会动脑，又学会动手学校类型 私立 、专门性大学宗教关系 无 组成机构：设有6个学院，8个顶尖研究所建立时间 1861年 所在地 美国，马萨诸塞州，剑桥 学生数量 10340 教师数量 974 校园环境 市区[编辑本段]麻省理工学院历史沿革麻省理工学院于1861年由一位着名的自然科学家威廉·巴顿·罗杰斯创立。他希望能够创建一个自由的学院来适应正快速发展的美国。由于南北战争，直到1865年MIT才迎来了第一批学生。随后其在自然及工程领域迅速发展。在大萧条时期，MIT曾一度被认为会同哈佛大学合并，但在该校学生的抗议之下，被迫取消了这一计划。1916年MIT从波士顿迁往剑桥。近一个世纪来的发展，麻省理工学院已经发展成全世界极为重要的高科技知识殿堂及研发基地。因为二战和冷战，美国政府在自然及工程科学上大量投资，使得MIT在这段时间内迅速发展；过去50多年麻省理工也为美国政府制造许多威力极大的高科技武器[5]。20世纪MIT最主要的成就是由杰·弗里斯特领导的旋风工程，其制造出了世界上第一台能够实时处理资料的机器“旋风”，并发明了磁芯存储器。这为个人电脑的发展做出了历史性的贡献。而在1980年代，麻省理工大力帮忙美国政府研发B-2幽灵隐形战略轰炸机，显示出先进的“精确饱和攻击”能力[6][7][8]。2006年，麻省理工学院研究人员以病毒建造电池，2006年度美国高等学府捐赠基金回报排名榜，此次麻省理工学院（MIT）脱颖而出，以23%的回报率力压排名第2的耶鲁大学，名列全美能力最高的大学捐赠基金。另外，麻省理工也研发了世界上第一个有人类感情的机器人Kismet[9]。一个2007年最新的报告指出麻省理工学院在对近代科学“革命”的贡献目前领先世界第一，是目前21世纪培养诺贝尔奖得主最多的大学(过去六年共16位得主)；同一笔报告指出，哈佛大学对科学研究的贡献已在近年来衰弱了许多，而且哈佛传统的教学方法在本世纪已跟不上麻省理工的先端高科技教法。2007年1月，一位麻省理工生物系教授发现了一组最新的核糖核酸(RNA)纲，这对未来基因的组合有伟大的突破[10]。2007年4月，麻省理工电机系的一研究队发明了不用电池就能使用的笔记本电脑[11]，预计在不久的将来将会轰动整个电子市场。2007年5月，麻省理工一组太空科学研究队发现了宇宙中最热的行星(摄氏2040度C)[12]。2007年6月，麻省理工学院宣布，他们已经运用电磁共振技术，不须使用电线，就能隔空传输电力，让一颗六十瓦的灯泡发光。这意味手机、笔记型电脑等小家电，未来可以无线充电，无须再使用电池或充电插座[编辑本段]概况现状麻省理工学院（Massachusetts Institute of Technology，MIT）是美国培养高级科技人才和管理人才、从事科学与技术教育与研究的一所私立大学。1865年创建于波士顿，1961年迁到现在所在的坎布里奇。位于马萨诸塞州（Massachusetts）的剑桥（Cambridge），查尔斯河（Charles River）将其与波士顿的后湾区（Back Bay）隔开.虽然后来增设了人文、社会科学等系科，但该学院仍保持了其纯技术性质的特色，主要培养工程师和技术人员，其办学方向是把理论科学和应用科学的教育与研究结合起来。MIT创建之初，只有15名学生。经过近140年的发展，现已有学生近万名，并且已被世界公认为与牛津、剑桥、哈佛等老牌大学齐名的、以理工科为主的、综合性的世界一流大学。 MIT依靠其在自然科学、工程学、建筑学、人文科学和社会科学以及管理学等方面的实力，致力于对学生进行科学和技术知识的教育，通过优秀的教育、研究和公共服务，来为社会做贡献。这一使命是通过创建者的远见卓识和后继者们“识时务者为俊杰”的办学理念以及理工与人文融通，博学与专精兼取，教学与实验并重的办学方针来实现的。 MIT是一个令人激动的地方。学生之所以报考，是因为它除了拥有最好的自然科学分院、工程分院和管理分院外，还拥有一流的建筑与规划分院、人文科学和社会科学分院；是因为它拥有学生所需要的学位计划和课程，是因为学生们甚至新生都可以聆听到诺贝尔奖得主的教诲，是因为学校会给学生无数的良机，让学生与世界上着名的科学家共同研究。学生和教授间的关系很亲密，在教授与高才生之间培养了一种良好的合作精神。学生们在MIT可以同与他们相似的人——科学和数学方面的佼佼者、杰出的音乐家、运动员、企业家和团体领导者共同生活和学习。MIT能为学生提供以分期付款的方式偿还的资助。但“MIT并不是只要用功的学生就能念的学校”，它有高度的科学倾向和严格的必修科目：所有学生要在一年之内修完微积分和物理，一个学期之内修完生物和化学；二年级时，学生要求在各自不同的学科领域修完3种课程，同时要取得实验方面的成绩；为保证MIT学生能获得真正有意义的自由科学教育，学校规定每个学生要花8个学期的时间学习人文和社会学科。正因为如此，在第一年，学校为缓解压力，全面采用了避免失败的成绩考核法。 MIT是一所重视科学、技术和管理的世界一流大学，它在宇宙科学、原子科学、航天技术、生物工程等领域的科学研究居美国领先地位，并因与商业界和政府的密切关系而闻名世界。MIT是高强度的、有创造力的和企业家式的。尽管它拥有一流的文艺教育计划，但不容置疑的是，这些条件都不能当作投考MIT的主要原因，因为毕业生所得到的学位还是理学士，MIT的本质依然在于它的科学技术。[编辑本段]历史沿革麻省理工学院于1861年由威廉·巴顿·罗杰斯（William Barton Rogers）一位着名的自然科学家创立。他希望能够创建一个自由的学院来适应正快速发展的美国。由于南北战争，直到1865年MIT才迎来了第一批学生。随后其在自然及工程领域迅速发展。在大萧条时期，MIT曾一度被认为会同哈佛大学合并，但在该校学生的抗议之下，被迫取消了这一计划。1916年MIT从波士顿迁往剑桥。因为二战和冷战，美国政府在自然及工程科学上大量投资，使得MIT在这段时间内迅速发展。20世纪MIT最主要的成就是由杰·弗里斯特领导的旋风工程，其制造出了世界上第一台能够实时处理资料的机器“旋风”，并发明了磁芯存储器。这为个人电脑的发展做出了历史性的贡献。
④ DRAM存储器的中文和含义
DRAM存储器的中文是动态随机存取存储器。
含义：为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。
写操作时，写选择线为"1"，所以Q1导通，要写入的数据通过Q1送到Q2的栅极，并通过栅极电容在一定时间内保持信息。
读操作时，先通过公用的预充电管Q4使读数据线上的分布电容CD充电，当读选择线为高电平有效时,Q3处于可导通的状态。若原来存有"1",则Q2导通，读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为"0"，正好和原存信息相反。
若原存信息为"0",则Q3尽管具备导通条件，但因为Q2截止，所以，CD上的电压保持不变，因而，读得的信息为"1"。可见，对这样的存储电路，读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相再送往 数据总线。
(4)存储器MIT工艺扩展阅读：
在半导体科技极为发达的中国台湾，内存和显存被统称为记忆体（Memory），全名是动态随机存取记忆体（Dynamic Random Access Memory，DRAM）。
基本原理就是利用电容内存储电荷的多寡来代表0和1，这就是一个二进制位元（bit），内存的最小单位。
DRAM的结构可谓是简单高效，每一个bit只需要一个晶体管另加一个电容。但是电容不可避免的存在漏电现象，如果电荷不足会导致数据出错，因此电容必须被周期性的刷新（预充电），这也是DRAM的一大特点。
而且电容的充放电需要一个过程，刷新频率不可能无限提升（频障），这就导致DRAM的频率很容易达到上限，即便有先进工艺的支持也收效甚微。随着科技的进步，以及人们对超频的一种意愿，这些频障也在慢慢解决。
⑤ 当前计算机内存储器使用的是什么材料
晶圆
由于是晶体材料，其形状为圆形，所以称为晶圆。衬底材料有硅、锗、GaAs、InP、GaN等。由于硅最为常用，如果没有特别指明晶体材料，通常指硅晶圆。
在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品。晶圆的原始材料是硅，而地壳表面有用之不竭的二氧化硅。
(5)存储器MIT工艺扩展阅读
经常会看到有些以尺寸表示的晶圆厂，如12英寸晶圆厂，8英寸晶圆厂。12英寸指的是晶圆的直径，差不多相当于300mm，晶圆尺寸越大，制造难度越高，切割的出来的芯片也会更多。随着芯片尺寸越来越小，一块晶圆上可以切割出数千个芯片。
12英寸目前是市场的主流，将近七成的晶圆产能为12英寸，8英寸的产能逐渐减少。接下来就是包括光刻，制作晶体管，晶圆切割，测试，封装等一系列复杂工序，最后得到芯片成品。
⑥ 半导体存储器有几类，分别有什么特点
1、随机存储器
对于任意一个地址，以相同速度高速地、随机地读出和写入数据的存储器（写入速度和读出速度可以不同）。存储单元的内部结构一般是组成二维方矩阵形式，即一位一个地址的形式(如64k×1位)。但有时也有编排成便于多位输出的形式（如8k×8位）。
特点：这种存储器的特点是单元器件数量少，集成度高，应用最为广泛（见金属-氧化物-半导体动态随机存储器）。
2、只读存储器
用来存储长期固定的数据或信息，如各种函数表、字符和固定程序等。其单元只有一个二极管或三极管。一般规定，当器件接通时为“1”,断开时为“0”，反之亦可。若在设计只读存储器掩模版时,就将数据编写在掩模版图形中，光刻时便转移到硅芯片上。
特点：其优点是适合于大量生产。但是，整机在调试阶段，往往需要修改只读存储器的内容，比较费时、费事，很不灵活（见半导体只读存储器）。
3、串行存储器
它的单元排列成一维结构，犹如磁带。首尾部分的读取时间相隔很长，因为要按顺序通过整条磁带。半导体串行存储器中单元也是一维排列，数据按每列顺序读取，如移位寄存器和电荷耦合存储器等。
特点：砷化镓半导体存储器如1024位静态随机存储器的读取时间已达2毫秒，预计在超高速领域将有所发展。
(6)存储器MIT工艺扩展阅读：
半导体存储器优点
1、存储单元阵列和主要外围逻辑电路制作在同一个硅芯片上，输出和输入电平可以做到同片外的电路兼容和匹配。这可使计算机的运算和控制与存储两大部分之间的接口大为简化。
2、数据的存入和读取速度比磁性存储器约快三个数量级,可大大提高计算机运算速度。
3、利用大容量半导体存储器使存储体的体积和成本大大缩小和下降。
⑦ 存储器的原理是什么
存储器讲述工作原理及作用
介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。
2.按存取方式分类
(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。
(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。
(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。
3.按信息的可保存性分类
非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。
永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。
4.按在计算机系统中的作用分
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
能力影响
从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。
通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。
影响有效数据速率的参数
有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。
总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。
显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。
DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。
存储器读事务处理
考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。
在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。
第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。
第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。
然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。
实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。
另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。
总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。
很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。
首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。
假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。
选择技巧
存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。
选择存储器时应遵循的基本原则
1、内部存储器与外部存储器
一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。
2、引导存储器
在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。
可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。
⑧ 半导体存储器分为:RAM和ROM 可是书上说半导体存储器是易失性的 那ROM为什么不是易失性的和工艺有关么
RAM（随即存储器）原理是通过二极管上电流的导通表示1和0，没有电流当然就没有信号了。
早期rom（只读存储器）是直接把信号烧录到电路里，只能读不能写。后来的可编程的PROM和EPROM都是通过物理手段改变线路而非电流
⑨ 存储器的关键为什么是半导体工艺和材料科学
现在存储器无非是半导体或者金属络合物/高分子材料混合作为储存介质，在同样材料和大小下下，越精细的设计和加工工艺能储存更多的信息。
反之，在相同设计和加工工艺下，不同材料储存的信息容量也是不同的。所以。开发新材料也是重要的一点。
⑩ 内存储器的发展历程
对于用过386机器的人来说，30pin的内存，我想在很多人的脑海里，一定或多或少的还留有一丝印象，这一次我们特意收集的7根30pin的内存条，并拍成图片，怎么样看了以后，是不是有一种久违的感觉呀！
30pin 反面 30pin 正面
下面是一些常见内存参数的介绍：
bit 比特，内存中最小单位，也叫“位”。它只有两个状态分别以0和1表示
byte字节，8个连续的比特叫做一个字节。
ns（nanosecond）
纳秒，是一秒的10亿分之一。内存读写速度的单位，其前面数字越小表示速度越快。
72pin正面 72pin反面
72pin的内存，可以说是计算机发展史的一个经典，也正因为它的廉价，以及速度上大幅度的提升，为电脑的普及，提供了坚实的基础。由于用的人比较多，目前在市场上还可以买得到。
SIMM（Single In-line Memory Moles）
单边接触内存模组。是5X86及其较早的PC中常采用的内存接口方式。在486以前，多采用30针的SIMM接口，而在Pentuim中更多的是72针的SIMM接口，或者与DIMM接口类型并存。人们通常把72线的SIMM类型内存模组直接称为72线内存。
ECC（Error Checking and Correcting）
错误检查和纠正。与奇偶校验类似，它不但能检测到错误的地方，还可以纠正绝大多数错误。它也是在原来的数据位上外加位来实现的，这些额外的位是用来重建错误数据的。只有经过内存的纠错后，计算机操作指令才可以继续执行。当然在纠错是系统的性能有着明显的降低。
EDO DRAM（Extended Data Output RAM）
扩展数据输出内存。是Micron公司的专利技术。有72线和168线之分、5V电压、带宽32bit、基本速度40ns以上。传统的DRAM和FPM DRAM在存取每一bit数据时必须输出行地址和列地址并使其稳定一段时间后，然后才能读写有效的数据，而下一个bit的地址必须等待这次读写操作完成才能输出。EDO DRAM不必等待资料的读写操作是否完成，只要规定的有效时间一到就可以准备输出下一个地址，由此缩短了存取时间，效率比FPM DRAM高20%—30%。具有较高的性/价比，因为它的存取速度比FPM DRAM快15%，而价格才高出5%。因此，成为中、低档Pentium级别主板的标准内存。
DIMM（Dual In-line Memory Moles）
双边接触内存模组。也就是说这种类型接口内存的插板两边都有数据接口触片，这种接口模式的内存广泛应用于现在的计算机中，通常为84针，由于是双边的，所以共有84×2=168线接触，所以人们常把这种内存称为168线内存。
PC133
SDRAM（Synchronous Burst RAM）
同步突发内存。是168线、3.3V电压、带宽64bit、速度可达6ns。是双存储体结构，也就是有两个储存阵列，一个被CPU读取数据的时候，另一个已经做好被读取数据的准备，两者相互自动切换，使得存取效率成倍提高。并且将RAM与CPU以相同时钟频率控制，使RAM与CPU外频同步，取消等待时间，所以其传输速率比EDO DRAM快了13%。SDRAM采用了多体（Bank）存储器结构和突发模式，能传输一整数据而不是一段数据。
SDRAM ECC 服务器专用内存
RDRAM（Rambus DRAM）
是美国RAMBUS公司在RAMBUSCHANNEL技术基础上研制的一种存储器。用于数据存储的字长为16位，传输率极速指标有望达到600MHz。以管道存储结构支持交叉存取同时执行四条指令，单从封装形式上看，与DRAM没有什么不同，但在发热量方面与100MHz的SDRAM大致相当。因为它的图形加速性能是EDO DRAM的3-10倍，所以目前主要应用于高档显卡上做显示内存。
Direct RDRAM
是RDRAM的扩展，它使用了同样的RSL，但接口宽度达到16位，频率达到800MHz，效率更高。单个传输率可达到1.6GB/s，两个的传输率可达到3.2GB/s。
点评：
30pin和72pin的内存，早已退出市场，现在市场上主流的内存，是SDRAM，而SDRAM的价格越降越底，对于商家和厂家而言，利润空间已缩到了极限，赔钱的买卖，有谁愿意去做了？再者也没有必要，毕竟厂家或商家们总是在朝着向“钱”的方向发展。
随着 INTEL和 AMD两大公司 CPU生产飞速发展，以及各大板卡厂家的支持，RAMBUS 和 DDRAM 也得到了更快的发展和普及，究竟哪一款会成为主流，哪一款更适合用户，市场终究会证明这一切的。
机存取存储器是电脑的记忆部件，也被认为是反映集成电路工艺水平的部件。各种存储器中以动态存储器（DRAM）的存储容量为最大，使用最为普及，几十年间它的存储量扩大了几千倍，存取数据的速度提高40多倍。存储器的集成度的提高是靠不断缩小器件尺寸达到的。尺寸的缩小，对集成电路的设计和制造技术提出了极为苛刻的要求，可以说是只有一代新工艺的突破，才有一代集成电路。
动态读写存储器DRAM（Dynamic Random Access MeMory）是利用MOS存储单元分布电容上的电荷来存储数据位，由于电容电荷会泄漏，为了保持信息不丢失，DRAM需要不断周期性地对其刷新。由于这种结构的存储单元所需要的MOS管较少，因此DRAM的集成度高、功耗也小，同时每位的价格最低。DRAM一般都用于大容量系统中。DRAM的发展方向有两个，一是高集成度、大容量、低成本，二是高速度、专用化。
从1970年Intel公司推出第一块1K DRAM芯片后，其存储容量基本上是按每三年翻两番的速度发展。1995年12月韩国三星公司率先宣布利用0.16μm工艺研制成功集成度达10亿以上的1000M位的高速（3lns）同步DRAM。这个领域的竞争非常激烈，为了解决巨额投资和共担市场风险问题，世界范围内的各大半导体厂商纷纷联合，已形成若干合作开发的集团格局。
1996年市场上主推的是4M位和16M位DRAM芯片，1997年以16M位为主，1998年64M位大量上市。64M DRAM的市场占有率达52%；16M DRAM的市场占有率为45%。1999年64M DRAM市场占有率已提高到78%，16M DRAM占1%。128M DRAM已经普及，明年将出现256M DRAM。
高性能RISC微处理器的时钟已达到100MHz～700MHz，这种情况下，处理器对存储器的带宽要求越来越高。为了适应高速CPU构成高性能系统的需要，DRAM技术在不断发展。在市场需求的驱动下，出现了一系列新型结构的高速DRAM。例如EDRAM、CDRAM、SDRAM、RDRAM、SLDRAM、DDR DRAM、DRDRAM等。为了提高动态读写存储器访问速度而采用不同技术实现的DRAM有：
（1） 快速页面方式FPM DRAM
快速页面方式FPM（Fast Page Mode）DRAM已经成为一种标准形式。一般DRAM存储单元的读写是先选择行地址，再选择列地址，事实上，在大多数情况下，下一个所需要的数据在当前所读取数据的下一个单元，即其地址是在同一行的下一列，FPM DRAM可以通过保持同一个行地址来选择不同的列地址实现存储器的连续访问。减少了建立行地址的延时时间从而提高连续数据访问的速度。但是当时钟频率高于33MHz时，由于没有足够的充电保持时间，将会使读出的数据不可靠。
（2） 扩展数据输出动态读写存储器EDO DRAM
在FPM技术的基础上发展起来的扩展数据输出动态读写存储器EDODRAM（Extended Data Out DRAM），是在RAM的输出端加一组锁存器构成二级内存输出缓冲单元，用以存储数据并一直保持到数据被可靠地读取时为止，这样就扩展了数据输出的有效时间。EDODRAM可以在50MHz时钟下稳定地工作。
由于只要在原DRAM的基础上集成成本提高并不多的EDO逻辑电路，就可以比较有效地提高动态读写存储器的性能，所以在此之前，EDO DRAM曾成为动态读写存储器设计的主流技术和基本形式。
（3） 突发方式EDO DRAM
在EDO DRAM存储器的基础上，又发展了一种可以提供更高有效带宽的动态读写存储器突发方式EDO DRAM（Burst EDO DRAM）。这种存储器可以对可能所需的4个数据地址进行预测并自动地预先形成，它把可以稳定工作的频率提高到66MHz。
（4） 同步动态读写存储器SDRAM
SDRAM（Synchronous DRAM）是通过同步时钟对控制接口的操作和安排片内隔行突发方式地址发生器来提高存储器的性能。它仅需要一个首地址就可以对一个存储块进行访问。所有的输入采样如输出有效都在同一个系统时钟的上升沿。所使用的与CPU同步的时钟频率可以高达66MHz～100MHz。它比一般DRAM增加一个可编程方式寄存器。采用SDRAM可大大改善内存条的速度和性能，系统设计者可根据处理器要求，灵活地采用交错或顺序脉冲。
Infineon Technologies(原Siemens半导体)今年已批量供应256Mit SDRAM。其SDRAM用0.2μm技术生产，在100MHz的时钟频率下输出时间为10ns。
（5） 带有高速缓存的动态读写存储器CDRAM
CDRAM（Cached DRAM）是日本三菱电气公司开发的专有技术，1992年推出样品，是通过在DRAM芯片，集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。这种芯片用单一+3.3V电源，低压TTL输入输出电平。目前三菱公司可以提供的CDRAM为4Mb和16Mb，其片内Cache为16KB，与128位内部总线配合工作，可以实现100MHz的数据访问。流水线式存取时间为7ns。
（6） 增强型动态读写存储器EDRAM（Enhanced DRAM）
由Ramtron跨国公司推出的带有高速缓冲存储器的DRAM产品称作增强型动态读写存储器EDRAM（Enhanced DRAM），它采用异步操作方式，单一+5V工作电源，CMOS或TTL输入输出电平。由于采用一种改进的DRAM 0.76μm CMOS工艺和可以减小寄生电容和提高晶体管增益的结构技术，其性能大大提高，行访问时间为35ns，读/写访问时间可以提高到65ns，页面写入周期时间为15ns。EDRAM还在片内DRAM存储矩阵的列译码器上集成了2K位15ns的静态RAM高速缓冲存储器Cache，和后写寄存器以及另外的控制线，并允许SRAM Cache和DRAM独立操作。每次可以对一行数据进行高速缓冲。它可以象标准的DRAM对任一个存储单元用页面或静态列访问模式进行操作，访问时间只有15ns。当Cache未命中时，EDRAM就把新的一行加载到Cache中，并把选择的存储单元数据输出，这需要花35ns。这种存储器的突发数据率可以达到267Mbytes/s。
（7） RDRAM（Rambus DRAM）
Rambus DRAM是Rambus公司利用本身研制的一种独特的接口技术代替页面方式结构的一种新型动态读写存储器。这种接口在处理机与DRAM之间使用了一种特殊的9位低压负载发送线，用250MHz同步时钟工作，字节宽度地址与数据复用的串行总线接口。这种接口又称作Rambus通道，这种通道嵌入到DRAM中就构成Rambus DRAM，它还可以嵌入到用户定制的逻辑芯片或微处理机中。它通过使用250MHz时钟的两个边沿可以使突发数据传输率达到500MHz。在采用Rambus通道的系统中每个芯片内部都有它自己的控制器，用来处理地址译码和面页高速缓存管理。由此一片存储器子系统的容量可达512K字节，并含有一个总线控制器。不同容量的存储器有相同的引脚并连接在同一组总线上。Rambus公司开发了这种新型结构的DRAM，但是它本身并不生产，而是通过发放许可证的方式转让它的技术，已经得到生产许可的半导体公司有NEC、Fujitsu、Toshiba、Hitachi和LG等。
被业界看好的下一代新型DRAM有三种：双数据传输率同步动态读写存储器（DDR SDRAM）、同步链动态读写存储器（SLDRAM）和Rambus接口DRAM（RDRAM）。
（1） DDR DRAM（Double Data Rate DRAM）
在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay-locked Loop）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据（而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据），这样就在不提高时钟频率的情况下，使数据传输率提高一倍，故称作双数据传输率（DDR）DRAM，它实际上是第二代SDRAM。由于DDR DRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服务器和工作站上，其价格在中低档PC机上可能难以接受。
（2） SLDRAM（Synchnonous Link DRAM）
这是由IBM、HP、Apple、NEC、Fujitsu、Hyundai、Micron、TI、Toshiba、Sansung和Siemens等业界大公司联合制定的一个开放性标准，委托Mosaid Technologies公司设计，所以SLDRAM是一种原本最有希望成为高速DRAM开放性工业标准的动态读写存储器。它是一种在原DDR DRAM基础上发展的一种高速动态读写存储器。它具有与DRDRAM相同的高数据传输率，但是它比其工作频率要低；另外生产这种存储器不需要支付专利使用费，使得制造成本较低，所以这种存储器应该具有市场竞争优势。但是由于SLDRAM联盟是一个松散的联合体，众多成员之间难以协调一致，在研究经费投入上不能达成一致意见，加上Intel公司不支持这种标准，所以这种动态存储器反而难以形成气候，敌不过Intel公司鼎立支持的Rambus公司的DRDRAM。SLDRAM可用于通信和消费类电子产品，高档PC和服务器。
（3） DRDRAM（Direct Rambus DRAM）
从1996年开始，Rambus公司就在Intel公司的支持下制定新一代RDRAM标准，这就是DRDRAM（Direct RDRAM）。这是一种基于协议的DRAM，与传统DRAM不同的是其引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常DRAM的三分之一。当需要扩展芯片容量时，只需要改变命令，不需要增加硬件引脚。这种芯片可以支持400MHz外频，再利用上升沿和下降沿两次传输数据，可以使数据传输率达到800MHz。同时通过把数据输出通道从8位扩展成16位，这样在100MHz时就可以使最大数据输出率达1.6Gb/s。东芝公司在购买了Rambus公司的高速传输接口技术专利后，于1998年9月首先推出72Mb的RDRAM，其中64Mb是数据存储器，另外8Mb用于纠错校验，由此大大提高了数据读写可靠性。
Intel公司办排众议，坚定地推举DRDRAM作为下一代高速内存的标准，目前在Intel公司对Micro、Toshiba和Samsung等公司组建DRDRAM的生产线和测试线投入资金。其他众多厂商也在努力与其抗争，最近AMD宣布至少今年推出的K7微处理器都不打算采用Rambus DRAM；据说IBM正在考虑放弃对Rambus的支持。当前市场上同样是64Mb的DRAM，RDRAM就要比其他标准的贵45美元。
由此可见存储器的发展动向是：大容量化，高速化， 多品种、多功能化，低电压、低功耗化。
存储器的工艺发展中有以下趋势：CHMOS工艺代替NMOS工艺以降低功耗；缩小器件尺寸，外围电路仍采用ECL结构以提高存取速度同时提高集成度；存储电容从平面HI-C改为深沟式，保证尺寸减少后的电荷存储量，以提高可靠性；电路设计中简化外围电路结构，注意降低噪声，运用冗余技术以提高质量和成品率；工艺中采用了多种新技术；使DRAM的存储容量稳步上升，为今后继续开发大容量的新电路奠定基础。
从电子计算机中的处理器和存储器可以看出ULSI前进的步伐和几十年间的巨大变化。