当前位置:首页 » 网页前端 » 杰控脚本合集
扩展阅读
webinf下怎么引入js 2023-08-31 21:54:13
堡垒机怎么打开web 2023-08-31 21:54:11

杰控脚本合集

发布时间: 2022-06-20 10:47:31

1. 组态软件的国内品牌

1.紫金桥Realinfo:由紫金桥软件技术有限公司开发,该公司是由中石油大庆石化总厂出资成立的。
2.Hmibuilder:由纵横科技(HMITECH)开发,实用性强,性价比高,市场主要搭配HMITECH硬件使用。
3.世纪星:由北京世纪长秋科技有限公司开发。产品自1999年开始销售。
4.三维力控:由北京三维力控科技有限公司开发,核心软件产品初创于1992年。
5组态王KingView:由北京亚控科技发展有限公司开发,该公司成立于1997年。1991年开始创业,1995年推出组态王1.0版本,在市场上广泛推广KingView6.53、KingView6.55版本,每年销量在10,000套以上,在国产软件市场中市场占有率第一。
6.MCGS:由北京昆仑通态自动化软件科技有限公司开发,分为通用版、嵌入版和网络版,其中嵌入版和网络版是在通用版的基础开发来的 ,在市场上主要是搭配硬件销售。
7.态神:态神是由南京新迪生软件技术有限公司开发,核心软件产品初创于2005,是首款3d组态软件
软件
8.uScada免费组态软件
uScada是国内着名的免费组态软件,是专门为中小自动化企业提供的监控软件方案。uScada包括常用的组态软件功能,如画面组态,动画效果,通讯组态,设备组态,变量组态,实时报警,控制,历史报表,历史曲线,实时曲线,棒图,历史事件查询、脚本控制,网络等功能,可以满足一般的小型自动化监控系统的要求。软件的特点是小巧、高效、使用简单。uScada也向第三方提供软件源代码进行二次开发,但是源码需收费。
9.Controx(华富开物)由北京华富远科技术有限公司开发,软件版本分为通用版、嵌入版(CE)、网络版、分布式式版本。
10.E-Form++组态源码解决方案(重点推荐):
E-Form++可视化源码组件库组态软件解决方案,该解决方案提供了全部100% 超过50万行Visual C++/MFC源代码,可节省大量的开发时间。
11.iCentroView 由上海宝信软件股份有限公司开发。平台支持:权限管理、冗余管理、集中配置、预案联动、多媒体集成、主流通讯协议通讯、GIS等,并拥有自身研发的实时数据库,为数据挖掘与利用提供必要条件。能够实现对底层设备的实时在线监测与控制(设备启停、参数调整等)、故障报警、事件查询、统计分析等功能。
12.QTouch 由着名的QT类库开发而成,完全具有跨平台和统一工作平台特性,可以跨越多个操作系统,如unix、linux、windows等,同时在多个操作上实现统一工作平台,即可以在windows上开发组态,在linux上运行等。QTouch是HMI/SCADA组态软件,提供嵌入式linux平台的人机界面产品。
13 易控 易控组态软件由九思易公司开发。

2. 哪里有比较好的组态软件

不知你是用于毕业设计还是工程开发?国内的组态软件有挺多的,组态王、亚控、世纪星、紫金桥、易控等等,至于哪家好,说不清!
国外的有点贵。

3. 现在常用的国产组态软件哪个更好用些

国内组态软件大一点的分为四家:紫金桥RealHistorian、亚控组态王KingScada、力控ForceControl7.2 SP1、杰控FaMe。主要分析他们几个的优缺点,如下:

  • 设备驱动:紫金桥RealHistorian常用硬件种类常用型号支持

    亚控组态王KingScada种类非常多,支持大量硬件型号

    力控ForceControl7.2 SP1种类比较多,支持常用驱动和部分总线;功能相对比较全(modbus驱动,可以控制起始地址,数据长度,校验高低位互换!可以很容易实现非标设备链接!)

    杰控FaMe主要集中在主要的几家国外厂家和网关等相关设备范围比较小

  • 历史存储:紫金桥RealHistorian.周期和变化保存两种方式

    亚控组态王KingScada.无

    力控ForceControl7.2 SP1.周期和变化保存两种方式和数据插入模式(条件保存)

    杰控FaMe.无

  • 点类型:紫金桥RealHistorian.内置多种点类型(模拟点、数字点、组合点、设备运行点、运算点等)

    亚控组态王KingScada.IO离散,IO长整型,IO整型,IO实型,IO双精度浮点,IO字符串

    力控ForceControl7.2 SP1.模拟、数字、累计、控制、运算、组合和雪崩过滤点等7种类型(建点那里,可以批量点链接,不同节点下,点名可以重名)

    杰控FaMe.无

  • 关系库通讯:紫金桥RealHistorian.支持多种关系数据库,包括Oracle、sql Server、Access、mysql、sqlite。 支持一些国产的关系库例如:人大金仓,达梦

    亚控组态王KingScada.无

    力控ForceControl7.2 SP1.通过ADO,可以和所有的关系型数据库通信,但是配置比较繁琐。具体没测试。

    杰控FaMe.通过ADO方式把数据存储到关系库主要是acess、sqlsever。

  • 脚本系统:紫金桥RealHistorian.完整的脚本语言,提供大量预定义函数,提供各种控制语句,可实现十分复杂的功能,同时有多种智能提示,使用方便简洁。

    亚控组态王KingScada.完整的脚本语言,类VC,提供大量预定义函数,没有中文注释,需要对函数属性比较熟悉才能熟练应用,使用较难

    力控ForceControl7.2 SP1.无

    杰控FaMe.直接内嵌的vb的脚本系统,脚本都是写在统一界面,多处共用,但是开发需要有vb的基础。

  • 图库:紫金桥RealHistorian.为用户提供几千种具有立体效果的精美子图,覆盖各行各业,且可根据用户需求,快速定制相关行业子图。

    亚控组态王KingScada.KingScada提供较多的立体图形,覆盖各行各业,用户也可根据需求定制子图,比较精美

    力控ForceControl7.2 SP1.不精美,数量很多

    杰控FaMe.无

  • HTML5:紫金桥RealHistorian.支持

    亚控组态王KingScada.

    力控ForceControl7.2 SP1.不支持

    杰控FaMe.不支持

  • OPC Server组件:紫金桥RealHistorian.DA/UA

    亚控组态王KingScada.DA

    力控ForceControl7.2 SP1.支持DA(需要配置)

    杰控FaMe.不支持

  • 跨平台支持能力:紫金桥RealHistorian.支持常用的Windows系列操作系统、支持国产麒麟系列操作系统以及RedHat、Ubuntu、CentOS等多种Linux桌面操作系统和各种Linux嵌入式操作系统。除支持通用的Intel、AMD处理器,还支持龙芯、兆芯、飞腾、申威、众志等国产处理器。

    亚控组态王KingScada. 支持的操作系统语言版本:中文简体、英文。支持的操作系统位数:32位、64位Windows Server 2008 R2 标准版、Windows Server 2012 R2 企业版、Windows Server 2016 R2 企业版、Windows 7 旗舰版、Windows 8 专业版、Windows 10

    力控ForceControl7.2 SP1.只支持Windows系列操作系统

    杰控FaMe.只支持Windows系列操作系统

  • 嵌入式系统支持能力:紫金桥RealHistorian.系统采用可裁剪式架构,以及拥有良好的跨平台特性,能够适应多种不同配置的嵌入式设备及操作系统(嵌入式Linux、VxWorks、WinCE等)

    亚控组态王KingScada. 不支持

    力控ForceControl7.2 SP1.不支持

    杰控FaMe.不支持

  • 单机容量:紫金桥RealHistorian.800万点

    亚控组态王KingScada.100W点

    力控ForceControl7.2 SP1.最大案例大庆石油天然气项目点数达40000点

    杰控FaMe.不知道

  • 数据转储:紫金桥RealHistorian.支持通过数据转储功能配置,将实时数据和历史数据存储到各种关系库当中SQL Server、Access97-2000、Access2002-2003、Access2007、Oracle、Mysql。

    亚控组态王KingScada.KingDataLogger主要实现从KingIOServer工程中读取数据、缓存数据,并存储至不同种类的数据库、不同的表。目前支持的数据库包括:工业库KingHistorian、SQL Server、Access97-2000、Access2002-2003、Access2007、Oracle、Mysql

    力控ForceControl7.2 SP1. 不支持

    杰控FaMe. 不支持

  • 希望对你有所帮助,通过数据分析得到你想要的

4. 杰控组态软件使用一段时间自动退出怎么回事

估计是系统出了故障,查看下是否有更新至最新。
杰控的脚本直接用VBScript,没有在细节上下足功夫,直接把微软的脚本帮助搬来了。
FameView杰控组态软件是国内技术领先的自动化软硬件产品供应商,是一套实现工业数据采集、过程监控、数据管理的高性能工业自动化软件产品,;FameView杰控组态软件可以帮助有效地监视、控制生产过程,提供多种工艺。

5. 常用的组态软件都有哪些 分别是那些公司的

intouch组态软件免费下载

链接:https://pan..com/s/1Og6JQIAUrRHN3F8tmxHirg

提取码:zcsj

InTouch HMI软件用于可视化和控制工业生产过程。它为工程师提供了一种易用的开发环境和广泛的功能,使工程师能够快速地建立、测试和部署强大的连接和传递实时信息的自动化应用。InTouch软件是一个开放的、可扩展的人机界面,为定制应用程序设计提供了灵活性,同时为工业中的各种自动化设备提供了连接能力。

6. 自动化行业

VBScript 脚本

自动化行业的技术发展越来越复杂,工艺要求也越来越具各自的特色,单一的组态功能已不能满足用户的要求,二次开发的要求日益迫切。
五花八门的伪脚本语言,语法单一,格式单调,功能有限,而用户希望使用某种简单而又标准的脚本语言,来进行脚本开发。
杰控FameView组态软件率先选用并集成了大家熟悉的VBScript脚本语言作为自己的脚本开发语言,在功能强大的组态背后,提供了一套完善的二次开发环境;您只需稍具VB语言的知识,便可以开发出功能丰富的工程项目;您可以任意编写自己的特殊算法,并且经过长时间实践的考验,证明VBScript脚本在组态软件的应用是稳定、可靠、快速、成功的。

特色:
n 真正的VBScript脚本嵌入,VB语言中的所有函数和语句都可以被使用;
n 组态系统提供了多达500个开放的系统函数,供您访问系统的组态和运行资源,或实现某些特殊的功能和算法;
n 系统提供了画面脚本和全局脚本供您使用;
n 全局脚本在后台执行,通过脚本文件的方式来体现脚本内容;通过定义脚本运行策略,用时间或变量事件可以触发执行脚本文件,全局脚本运行结果可被整个系统共享;
n 画面脚本包含在某幅画面中,每个画面可以包含500个画面脚本,每个画面脚本可以编写500条脚本语言;可以在画面打开、关闭或运行过程中来执行画面脚本;也可以用画面提供的定时器来循环执行画面脚本,也可以通过画面中的鼠标等事件来执行,画面关闭后,画面脚本便停止运行;
n 脚本编辑器为智能编辑器,通过文本颜色和字符大小写可以对VBScript关键字、系统函数、字符串、数字进行区分和检查;
n 用户可以定义自己的子程序;
n 面向对象的脚本函数,具有无限的扩展性,随着应用的发展,可以方便的添加更多的脚本函数;
n 专门为某些特殊的应用和行业开发了实用的脚本函数;
我们可以为用户提出的特殊要求,免费编写脚本函数,使系统具有您自己的特色

Verilog HDL语言在FPGA/CPLD开发中的应用

1 引言

近30年来,由于微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后,电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就FPGA和CPLD开发而言,比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等,其中VHDL和Verilog HDL因适合标准化的发展方向而最终成为IEEE标准。但与VHDL相比,Verilog HDL有个最大的优点:它是一种非常容易掌握的硬件描述语言,只要有C语言的编程基础,一般经过2~3个月的认真学习和实际操作就能掌握这种设计技术。并且完成同一功能Verilog HDL的程序条数一般仅为VHDL的1/3。而VHDL设计技术则不很直观,需要有EDA编程基础,通常需要有多余半年的专业培训才能掌握这们技术。可见,用Verilog HDL语言有更高的优越性。

2 设计实例

通常设计数字电路大都采用自顶向下将系统按功能逐层分割的层次化设计方法,这比传统自下向上的EDA设计方法有更明显的优势(当时的主要设计文件是电路图)。因为由自顶向下的设计过程可以看出,从总体行为设计开始到最终逻辑综合,形成网络表为止。每一步都要进行仿真检查,这样有利于尽早发现系统设计中存在的问题,从而可以大大缩短系统硬件的设计周期。这也是HDL语言设计系统硬件的最突出的优点之一。并且在顶层设计中,要对内部各功能块的连接关系和对外的接口关系进行描述。而功能块实际的逻辑功能和具体的实现形式则由下一层模块来描述。在系统的底层设计中,由于其对系统很强的行为描述能力,可以不必使系统层层细化,从而避开具体的器件结构,从逻辑行为上直接对模块进行描述和设计,随后EDA设计软件或相应的第三方工具软件中的综合器将程序自动综合成为具体FPGA/CPLD等目标芯片的网表文件,这种避开具体器件结构的方式也是它的重要优势之一。

下面以序列检测器的设计为例具体说明。

序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测器为例,说明Verilog HDL语言的具体应用。设X为数字码流输入,Z为检出标记输出,高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。设输入的码流为“001101101111011111...”,则其序列检测器的逻辑功能如表1所示。

在时钟2~6中,码流X里出现指定序列“01101”,对应输出Z在第6个时钟变为高电平“1”,表示发现指定序列“01101”,Z输出“1”。同理在第9个时钟对应输出Z也为“1”。根据这个逻辑功能描述,我们可以分析得出状态转换图(见图1)。

其中状态A~E表示5位序列“01101”按顺序正确地出现在码流中。因为输入码流X是随机的,因此可能会有很多重叠的情况发生。这样在转换图中相应的还要有状态F和G。设初始状态为IDLE,则有相应的Verilog HDL语言程序如下。

mole seqdet(x,z,clk,rst);
input x,clk,rst;
output z;
reg[2:0] state;
wire z;
parameter IDLE=3'd0,
A=3'd1,
B=3'd2,
C=3'd3,
D=3'd4,
E=3'd5,
F=3'd6,
G=3'd7;
assign z=(state==D && x==1)?1:0;
always@(posedge clk or negedge rst)
if(!rst)
begin
state<=IDLE;
end
else
casex(state)
IDLE:if(x==0)
state<=A;
else state<=IDLE;
A:if(x==1)
state<=B;
else state<=A;
B:if(x==1)
state<=C;
else state<=F;
C:if(x==0)
state<=D;
else state<=G;
D:if(x==1)
state<=E;
else state<=A;
E:if(x==1)
state<=C;
else state<=A;
F:if(x==0)
state<=A;
else state<=B;
G:if(x==0)
state<=F;
else state<=G;
default: state<=IDLE;
endcase
endmole

由上述这个程序可以看出:Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在mole和endmole两个语句之间实现特定的功能的。每个模块都由两部分组成,一部分描述接口;另一部分描述逻辑功能,即定义输入是如何影响输出的。如程序中的sequdet(x,z,clk,rst)就是模块的端口,声明了模块的输入、输出口。接下来就是模块中最重要的部分逻辑功能的定义。在模块中产生逻辑,Verilog HDL语言有3种方法:

(1)用“assign”声明语句。这种方法很简单,只需写一个“assign”,后面再加一个方程式即可。这也是最常用的方法之一。如程序中的assign z==(state==D && x==1)?1:0;就表示状态为D时又收到了1,表明收到“01101”应使Z输出为高电平。

(2)用“always”块。它常被用来描述时序逻辑,上面的程序中即用这个模块完成了状态机的状态转化功能。

(3)采用实例元件的方法。这时只要键入元件的名字和相连的引脚即可。这样就可以用上面这不长的程序,完成这个对序列的检测功能,并且逻辑描述也十分容易理解。

上述程序输入完成后,接下来首先要经EDA设计软件进行编译。本设计采用的是美国ALTERA公司的MAX+PLUSII软件,经Compiler编译器编译,没有任何问题后。建网表、逻辑综合、适配、划分、时域分析、装配等均已自动完成,并生成多个后续工作要用的文件。编译成功表明已为所设计的项目建立了一个编程文件,但还不能说明该文件在各种情况下都有正确的响应,因此编译通过后还要进行功能和时序仿真,仿真结果如图2所示。

经仿真发现输出Z和输入X有一段延时。通过波形很难给出定量的信号延时关系,为此我们在进行定时分析。定时分析结果如图3所示,从表中显示出了“CLK”到“Z”的延迟路径为7.6ns、“X”到“Z”的延迟路径为6ns。这样,经Verilog HDL语言的文本编辑、编译、仿真波形编辑、仿真和定时分析一系列设计步骤,设计出符合要求的数字系统后就可以通过编程器下载到指定的芯片中去。

综上所述,则更能体会到Verilog HDL语言的优势:由于它在其门级描述的底层,也就是晶体管开关的描述方面比VHDL等各种其它的HDL语言有更强的功能。所以在复杂数字逻辑电路和系统的设计仿真时更有优势;描述的设计思想、电路结构和逻辑关系清晰明了,并且设计语言简练、易学易用;其模块化分层结构在大规模设计时更能体现出优势。因此可以看出,Verilog HDL语言在EDA设计中相对与其他的各种硬件描述语言更有优势。

3 结束语

随着集成电路规模的越来越大,数字系统设计的越来越复杂,Verilog HDL语言在硬件电路设计的优越性也会越来越显突出。目前,数百万门规模的FPGA/CPLD已进入实用,Verilog HDL强大的系统描述能力、规范的设计结构和简洁、灵活的编程风格会使其必将能会用来完成大数字系统、超大规模数字系统的几乎全部设计任务。

7. 国产的组态软件哪个好一些谢谢!

软件开发公司排行榜
极其流行,同样也是竞争力极其大的一种商业模式。虽然国内软件开发公司都发展壮大起来了,但是各地软件开发公司的实力及资质仍然参差不齐。下面为大家介绍下近期国内软件开发公司的排名汇总。
1:华盛恒辉科技有限公司
上榜理由:华盛恒辉是一家专注于高端软件定制开发服务和高端建设的服务机构,致力于为企业提供全面、系统的开发制作方案。在开发、建设到运营推广领域拥有丰富经验,我们通过建立对目标客户和用户行为的分析,整合高质量设计和极其新技术,为您打造创意十足、有价值的企业品牌。
在军工领域,合作客户包括:中央军委联合参谋(原总参)、中央军委后勤保障部(原总后)、中央军委装备发展部(原总装)、装备研究所、战略支援、军事科学院、研究所、航天科工集团、中国航天科技集团、中国船舶工业集团、中国船舶重工集团、第一研究所、训练器材所、装备技术研究所等单位。
在民用领域,公司大力拓展民用市场,目前合作的客户包括中国中铁电气化局集团、中国铁道科学研究院、济南机务段、东莞轨道交通公司、京港地铁、中国国电集团、电力科学研究院、水利部、国家发改委、中信银行、华为公司等大型客户。
2:五木恒润科技有限公司
上榜理由:五木恒润拥有员工300多人,技术人员占90%以上,是一家专业的军工信息化建设服务单位,为军工单位提供完整的信息化解决方案。公司设有股东会、董事会、监事会、工会等上层机构,同时设置总经理职位,由总经理管理公司的具体事务。公司下设有研发部、质量部、市场部、财务部、人事部等机构。公司下辖成都研发中心、西安研发中心、沈阳办事处、天津办事处等分支机构。

3、浪潮
浪潮集团有限公司是国家首批认定的规划布局内的重点软件企业,中国着名的企业管理软件、分行业ERP及服务供应商,在咨询服务、IT规划、软件及解决方案等方面具有强大的优势,形成了以浪潮ERP系列产品PS、GS、GSP三大主要产品。是目前中国高端企业管理软件领跑者、中国企业管理软件技术领先者、中国最大的行业ERP与集团管理软件供应商、国内服务满意度最高的管理软件企业。
4、德格Dagle
德格智能SaaS软件管理系统自德国工业4.0,并且结合国内工厂行业现状而打造的一款工厂智能化信息平台管理软件,具备工厂ERP管理、SCRM客户关系管理、BPM业务流程管理、
OMS订单管理等四大企业业务信息系统,不仅满足企业对生产进行简易管理的需求,并突破局域网应用的局限性,同时使数据管理延伸到互联网与移动商务,不论是内部的管理应用还是外部的移动应用,都可以在智能SaaS软件管理系统中进行业务流程的管控。
5、Manage
高亚的产品 (8Manage) 是美国经验中国研发的企业管理软件,整个系统架构基于移动互联网和一体化管理设计而成,其源代码编写采用的是最为广泛应用的
Java / J2EE 开发语言,这样的技术优势使 8Manage
可灵活地按需进行客制化,并且非常适用于移动互联网的业务直通式处理,让用户可以随时随地通过手机apps进行实时沟通与交易。