ic前端笔试题

‘壹’ ic数字前端和后端哪个更好找工作，更有前景。我上研究生，方向不知道选前端还是后端，请高人指点。

相对来讲，现在数字后端更好找工作，因为：
（1）学校的学科很少研究数字后端，大家都喜欢做数字前端
（2）现在北美把很多数字后端的工作转移到中国和印度
（3）相对来讲，数字后端严重依赖EDA tool，10年后的职业发展有些问题

‘贰’ 资料结构试题求正确答案

资料结构试题求正确答案

1.内部排序和外部排序
2.邻接表和十字连结串行
3.线性表，树，图
4.63
5.θ（n），θ（lg n），θ（n lg n）
6.直接寻址法晌运，随机法
7.连结串行
8.根节点0，叶节点悉碧4,9,10,7,8，最大度的是0，节点0的后代是1,2,3
9.空的条件栈顶位置是m-1.满的条件是栈顶位置是-1
10，资料结构和抽象资料型别关系：a.“资料结构”定义为一个二元组（D，S），即两个集合，D是资料元素的集合，S是资料元素之间一个或多个关系的集合。
b.“抽象资料型别”本质是“资料型别”，与计算机相关，涉及资料的储存及如何用储存来反应资料元素之间的关系。它定义为一个三元组（D，S，P），加上的P是定义的一组针对储存的资料操作（如插入，删除，排序等）。
c.总之“抽象资料型别”是“物理”概念，“资料结构”是“逻辑”概念。“抽象资料型别”来实现“资料结构”。
以上回答你满意么？

求此资料结构试题正确答案

1.内部排序和外部排序
2.邻接表和十字连结串行
3.线性表，树，图
4.63
5.θ（n），θ（lg n），θ（n lg n）
6.直接寻址法，随机法
7.连结串行
8.根节点0，叶节点4,9,10,7,8，最大度的是0，节点0的后代是1,2,3
9.空的条件栈顶位置是m-1.满的条件是栈顶位置是-1
10，资料结构和抽象资料型别关系：a.“资料结构”定义为一个二元组（D，S），即两个集合，D是资料元素的集合，S是资料元素之间一个或多个关系的集合。
b.“抽象资料型别”本质是“资料型别”，与计算机相关，涉及资料的储存及如何用储存来反应资料元素之间的关系。它定义为一个三元组（D，S，P），加上的P是定义的一组针对储存的资料操作（如插入，删除，排序等）。
c.总之“抽象资料型别”是“物理”概念，“资料结构”是“逻辑”概念。“抽象资料型别”来实现“资料结构”。
希望对你能有所帮助。

寻一份《资料结构》试题及答案

《资料结构》试题一、选择题（每小题2分，共30分）1． 若某线性表中最常用的操作是取第i 个元素和找第i个元素的前趋元素，则采用（ ）储存方式最节省时间。A、单链表 B、双链表 C、单向回圈 D、顺序表2． 串是任意有限个（ ）A、符号构成的序列 B、符号构成的集合C、字符构成的序列 D、字符构成的集合3． 设矩阵A（aij ，l≤i,j≤ 10）的元素满足：aij≠0(i≥j, l≤i, j≤ 10)aij=0 (i<j, l≤i, j≤ 10)现将A的所有非0元素以行序为主序存放在首地址为2000的储存区域中，每个元素占有4个单元，则元素A[9][5]的首址为A、2340 B、2336 C、2164 D、睁谨举21604． 如果以连结串行作为栈的储存结构，则退栈操作时（ ）A、 必须判别栈是否满 B、 对栈不作任何判别C、 必须判别栈是否空 D、 判别栈元素的型别5． 设阵列Data[0..m]作为回圈伫列SQ的储存空间，front为队头指标，rear为队尾指标，则执行出队操作的语句为（ ）A、front=front+1 B、front=(front+1)% mC、rear=(rear+1)%m D、front=(front+1)%(m+1)6． 深度为6（根的层次为1）的二叉树至多有（ ）结点。A、 64 B、32 C、31 D、637． 将含100个结点的完全二叉树从根这一层开始，每层上从左到右依次对结点编号，根结点的编号为1。编号为49的结点X的双亲编号为（ ）A、24 B、25 C、23 D、无法确定8． 设有一个无向图G=（V，E）和G’=（V’，E’）如果G’为G的生成树，则下面不正确的说法是（ ）A、G’为G 的子图 B、G’为G 的边通分量C、G’为G的极小连通子图且V’=V D、G’为G的一个无环子图9． 用线性探测法查询闭散列表，可能要探测多个杂凑地址，这些位置上的键值（ ）A、 一定都是同义词 B、一定都不是同义词 C、都相同 D、不一定都是同义词10． 二分查询要求被查询的表是（ ）A、 键值有序的连结表 B、连结表但键值不一定有序C、 键值有序的顺序表 D、顺序表但键值不一定有序11． 当初始序列已经按键值有序，用直接插入算法对其进行排序，需要回圈的次数为（ ）A、n2 B、nlog2n C、log2n D、n-1 12． 堆是一个键值序列{k1,k2,…, kn},对i=1,2,…,|_n/2_|,满足( )A、ki≤k2i≤k2i+1 B、ki<k2i+1<k2iC、ki≤k2i且ki≤k2i+1(2i+1≤n) D、ki≤k2i 或ki≤k2i+1(2i+1≤n) 13．一个具有n个顶点的无向完全图的边数为（ ）A、n(n+1)/2 B、n(n-1)/2 C、n(n-1) D、n(n+1)14．在索引顺序表中查询一个元素，可用的且最快的方法是（ ）A、用顺序查询法确定元素所在块，再用顺序查询法在相应块中查询B、用顺序查询法确定元素所在块，再用二分查询法在相应块中查询C、用二分查询法确定元素所在块，再用顺序查询法在相应块中查询D、用二分查询法确定元素所在块，再用二分查询法在相应块中查询15．若某线性表中最常用的操作是在最后一个元素之后插入一个元素和删除最后一个元素，则采用（ ）储存方式最节省运算时间。A、 单链表 B、双链表C、带头结点的双回圈连结串行D、容量足够大的顺序表 二、判断题（每小题1分，共10分）1．双链表中至多只有一个结点的后继指标为空。（ ）2．在回圈伫列中，front指向伫列中第一个元素的前一位置，rear指向实际的队尾元素，伫列为满的条件是front=rear。（ ）3．对连结串行进行插入和删除操作时，不必移动结点。（ ）4．栈可以作为实现程式设计语言过程呼叫时的一种资料结构。（ ）5．在一个有向图的拓朴序列中，若顶点a在顶点b之前，则图中必有一条弧<a,b>。( )i6．对有向图G，如果从任一顶点出发进行一次深度优先或广度优先搜寻就能访问每个顶点，则该图一定是完全图。( )7．“顺序查询法”是指在顺序表上进行查询的方法。（ ）8．向二叉排序树插入一个新结点时，新结点一定成为二叉排序树的一个叶子结点。（）9．键值序列{A，C，D，E，F，E，F}是一个堆。10．二路归并时，被归并的两个子序列中的关键字个数一定要相等。（） 三、填空题（每小题2分，共20分）1．在带有头结点的单链表L中，若要删除第一个结点，则需执行下列三条语句：＿＿＿＿＿＿＿＿；L->next=U->next；free(U)；2．有一个长度为20的有序表采用二分查询方法进行查询，共有＿＿＿＿＿＿个元素的查询长度为3。3．采用气泡排序对有n个记录的表A按键值递增排序，若L的初始状态是按键值递增，则排序过程中记录的比较次数为＿＿＿＿＿。若A的初始状态为递减排列，则记录的交换次数为＿＿＿＿＿＿＿。4．在无头结点的双链表中，指标P所指结点是第一个结点的条件是＿＿＿＿＿＿。5．G为无向图，如果从G的某个顶点出发，进行一次广度优先搜寻，即可访问图的每个顶点，则该图一定是＿＿＿＿＿图。6．如果一个有向图中没有＿＿＿＿＿＿，则该图的全部顶点可能排成一个拓扑序列。7．深度为8（根的层次号为1）的满二叉树有＿＿＿＿＿＿个叶子结点。 8．将一棵有100个结点的完全二叉树按层编号，则编号为49的结点X，其双亲PARENT（X）的编号为＿＿＿＿＿＿＿。9．设某闭散列表HT未满，杂凑函式H（KEY）为键值第一字母在字母表中的序号，处理冲突方法为线性探测法，请在下列算法划线处填上适当内容，以实现按键值第一字母的顺序输出闭散列表中所有键值的算法。void prinord(keytype HT[m]) { for(i=1;i<=26;i++) { j=i; while(____________________) { if (____________________) printf(“datatype”,HT[j]); j=(j+1)% m; } } }10．设有一个链队，结点结构为data|next，front为队头指标，rear为队尾指标，当执行入队操作时需执行下列语句：malloc(p)；p->data=x; p->next=NULL；＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿；＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿； 四、简答题：（每小题4分，共20分）1. 对于一个有10000个结点的二叉树，树叶最多有多少个？最少有多少个？2. 已知一棵二叉树的中序序列和后序序列分别为： DBGEACHF和DGEBHFCA，则该二叉树的前序序列是什么？3. 设有1000个无序的元素，需排出前10个最大（小）的元素，你认为采用哪种排序方法最快？为什么？4. 在KMP算法中，已知模式串为ADABCADADA ，请写出模式串的next[j]函式值。5. 中序遍历的递回算法平均空间复杂度为多少？ 五、 算法设计题（每小题10分，共20分）1. 试编写一个算法，判断一给定的整型阵列a[n]是不是一个堆。2. 一棵二叉树的繁茂度定义为各层结点数的最大值与树的高度的乘积。试写一高效算法，求二叉树的繁茂度。参考答案一、选择题1、D 2、C 3、D 4、C 5、D 6、D 7、A 8、B 9、D 10、C 11、D 12、C 13、B14、C15、D二、判断题 1. √ 2. × 3. √ 4. √ 5. × 6. × 7. × 8. √ 9. √ 10. × 三、填空题1．U=L - > next2．4。3．n-1、n(n-1)/2。4．p - > prior = NULL。5．连通6．回路或环7．28-1 = 27 = 1288．249．HT[j]!=NULL或HT[j]不为空、H(HT[j])=I10．rear - > next = p、rear = p四、简答题：1. 答： 最多是完全二叉树的形态，即5000个叶子；最少是单支树的形态，即1个叶子。2.答：是：ABDEGCFH3. 答：用锦标赛排序或堆排序很合适，因为不必等全部元素排完就能得到所需结果，时间效率为O(nlog2n)； 即O（1000log21000）=O(10000) 锦标赛排序的准确比较次数为：n-1+9log2n=999+9log21000=999+9×10=1089堆排序的准确比较次数为：n-1+9log2n=999+9log21000=999+9×10=1089若用气泡排序也较快，最多耗费比较次数为（n-1+n-2+……＋n-10）=10n-55=10000-55=9945（次）4. 答： 01121123435. 答： 要考虑递回时占用了栈空间，但递回次数最多不超过树的高度，所以空间复杂度为O(log2n) 五、 算法设计题1.解：提示：堆的定义是：ki<k2i和K2i＋1 void SortA(sqlist &A, int n) { if(n==0) return(0); 空表if (a[1]<a[2]) { for( i=1; i<=n/2; i++) if (a[i]>a[2*i]|| a[i]>a[2*i+1])return(-1);return(minleap)};else { for( i=1; i<=n/2; i++) if (a[i]<a[2*i]|| a[i]<a[2*i+1])return(-1);return(“maxleap”)};}2. 要用层次遍历以及伫列来处理，可以增设一个宽度计数器，在统计完每一层的结点个数之后,再从计数器中挑出最大值。typedef struct { BTNode node; int layer; layer是结点所在层数 } BTNRecord, r ; int Width(Bitree T ){ 求树宽 int count[ ]; 增开count向量，存放各层对应的结点数 InitQueue(Q); 伫列初始化，Q的元素为BTNRecord型别 EnQueue(Q,{T, 0}); 根结点入队, 0 表示count[0]，下标值 while(!QueueEmpty(Q)) { DeQueue(Q, r); 结点出队 count[r.layer]++; 出队时再把结点对应层的计数器加if(r.node->lchild) EnQueue(Q,{r.node->lchild, r.layer+1}); if(r.node->rchild) EnQueue(Q,{r.node->rchild, r.layer+1}); } 按层序入队时要随时标注结点所在层号 h=r.layer; 最后一个伫列元素所在层就是树的高度 for(maxn=count[0], i=1; h; i++) if(count[i]>maxn) maxn=count[i]; 求出哪一层结点数最多 return (h*maxn)} Width

谁有资料结构期末试题及答案?

我有资料结构那本书的答案，不知道你需不需要，需要的话发讯息联络。

结构中有个网壳结构··求正确答案

嗨，你好！
网壳是网架的曲面表现形式。网壳结构又包括单层网壳结构、预应力网壳结构、板锥网壳结构、肋环型索承网壳结构、单层叉筒网壳结构等。
( l ）强度、刚度分析
网壳结构的内力和位移可按弹性阶段进行计算。网壳结构根据网壳型别、节点构造，设计阶段可分别选用不同的方法进行内力、位移计算：
l ）双层网壳宜采用空间杆系有限元法进行计算；
2 ）单层网壳宜采用空间梁系有限元法进行计算；
3 ）对单、双层网壳在进行方案选择和初步设计时可采用拟壳分析法进行估算。
网壳结构的外荷载可按静力等效的原则将节点所辖区域内的荷载集中作用在该节点上。分析双层网壳时可假定节点为铰接，杆件只承受轴向力；分析单层网壳时假定节点为刚接，杆件除承受轴向力外，还承受弯矩、剪力等。当杆件上作用有区域性荷载时，必须另行考虑区域性弯曲内力的影响。对于单个球面网壳、圆柱面网壳和双曲抛物面网壳的风载体型系数，可按《建筑结构荷载规范》（GB 50009 一2001 ) 取值；对于多个连线的球面网壳、圆柱面网壳和双曲抛物面网壳，以及各种复杂体形的网壳结构，应根据模型风洞试验确定风载体型系数。
( 2 ）稳定性分析
网壳的稳定性可按考虑几何非线性的有限元分析方法（荷载认一位移全过程分析）进行计算，分析中可假定材料保持为线弹性。用非线性理论分析网壳稳定性时，一般采用空间杆系非线性有限元法，关键是临界荷载的确定。单层网壳宜采用空间梁系有限元法进行计算。
球面网壳的全过程分析可按满跨均布荷载进行，圆柱面网壳和椭圆抛物面网壳宜补充考虑半跨活荷载分布。进行网壳全过程分析时应考虑初始曲面形状的安装偏差影响；可采用结构的最低屈曲模态作为初始缺陷分布模态，其最大计算值可按网壳跨度的1 /300 取值。
进行网壳结构全过程分析求得的第一个临界点处的荷载值，可作为该网壳的极限承载力。将极限承载力除以系数K 后，即为按网壳稳定性确定的容许承载力（标准值）。
( 3 ）抗震分析
在设防烈度为7 度的地区，网壳结构可不进行竖向抗震计算，但必须进行水平抗震计算。在设防烈度为8 度、9 度地区必须进行网壳结构水平与竖向抗震计算。
摘录 网络

求网计(专升本)《资料结构》试题(模A) 2004-5-1答案

可以考试的，报班意义不大。把重要的知识点整理一下，准备好笔记本和错题集，错题集用来记录自己做错的题，笔记本记录一些容易忽略细节和重点。 做题不一定要做难题，基础是根本，每次考试不要着重在一个题目上，要放宽心态，不要急，总之，要自信，相信自己一定可

资料结构（C#语言版）笔试试题与答案

《资料结构》期末考试试卷（ A ）
一、 选择题（每小题2分，共24分）
1．计算机识别、储存和加工处理的物件被统称为( A )
A.资料 B.资料元素
C.资料结构 D.资料型别
2．栈和伫列都是（ A ）
A．限制存取位置的线性结构 B．顺序储存的线性结构
C．链式储存的线性结构 D．限制存取位置的非线性结构
3．链栈与顺序栈相比，比较明显的优点是( D )
A.插入操作更加方便 B.删除操作更加方便
C.不会出现下溢的情况 D.不会出现上溢的情况
4．采用两类不同储存结构的字串可分别简称为( B )
A.主串和子串 B.顺序串和链串
C.目标串和模式串 D.变数串和常量串
5． 一个向量第一个元素的储存地址是100，每个元素的长度为2，则第5个元素的地址是：B
A. 110 B .108
C. 100 D. 120
6．串是一种特殊的线性表，其特殊性体现在：B
A.可以顺序储存 B .资料元素是一个字符
C. 可以连结储存 D. 资料元素可以是多个字符
7．设高度为h的二叉树上只有度为0和度为2的结点，则此类二叉树中所包含的结点数至少为： C
A. 2h B .2h-1
C. 2h+1 D. h+1
软体开发网 mscto.
8．树的基本遍历策略可分为先根遍历和后根遍历；二叉树的基本遍历策略可分为先序遍历、中序遍历和后序遍历。这里，我们把 由树转化得到的二叉树叫做这棵树对应的二叉树。下列结论哪个正确？ A
A. 树的先根遍历序列与其对应的二叉树的先序遍历序列相同
B .树的后根遍历序列与其对应的二叉树的后序遍历序列相同
C. 树的先根遍历序列与其对应的二叉树的中序遍历序列相同
D. 以上都不对
9．一个有n个顶点的无向图最多有多少边？C
A. n B .n(n-1)
C. n(n-1)/2 D. 2n
10．在一个图中，所有顶点的度数之和等于所有边数的多少倍?C
A. 1/2 B .1
C. 2 D. 4
11．当在二叉排序树中插入一个新结点时，若树中不存在与待插入结点的关键字相同的结点，且新结点的关键字小于根结点的关键字，则新结点将成为（ A ）
A．左子树的叶子结点 B．左子树的分支结点
C．右子树的叶子结点 D．右子树的分支结点
软体开发网 mscto.
12．对于杂凑函式H(key)=key%13,被称为同义词的关键字是( D )
A.35和41 B.23和39
C.15和44 D.25和51
二、已知某棵二叉树的前序遍历结果为A,B,D,E,G,C,F,H,I,J，其中中序遍历的结果为D,B,G,E,A,H,F,I,J,C。请画出二叉的具体结构。（注意要写出具体步骤）（10分）
原理见课本128页
三、有图如下，请写出从顶点c0出发的深度优先及宽度优先遍历的结果。(10分)
深度优先；C0-C1-C3-C4-C5-C2
宽度优先：C0-C1-C2-C3-C4-C5
四、有图如下，按Kruskal算法求出其最小生成树。要求写出完整的步骤。（10分）
原理见课本250页
五、给定线性表（12，23，45，66，76，88，93，103，166），试写出在其上进行二分查询关键字值12，93，166的过程。并写出二分查询的算法。（20分）
0 1 2 3 4 5 6 7 8
12 23 45 66 76 88 93 103 166
过程：
mid=(0+8)/2=4
high=3,low=0 mid=1
high=0,low=0 mid=0（找到12）
high=8,low=5,mid=6（找到93）
high=8,low=7,mid=7
high=8 low=8 mid=8
算法：见课本84页上
六、知单链表的结点结构为
Data next
下列算法对带头结点的单链表L进行简单选择排序，使得L中的元素按值从小到大排列。
请在空缺处填入合适的内容，使其成为完整的算法。 (可用文字说明该算法的基本思想及执行的过程，10分)
void SelectSort(LinkedList L)
{
LinkedList p,q,min;
DataType rcd;
p= (1) ;
while(p!=NULL) {
min=p;
q=p->next;
while(q!=NULL){
if( (2) )min=q;
q=q->next;
}
if( (3) ){
rcd=p->data;
p->data=min->data;
min->data=rcd;
}
(4) ;
}
}
本题不会。嘿嘿。。。。
七、一个完整的算法应该具有哪几个基本性质？分别简要说明每一性质的含意。(5分)
输入：
四个基本性质：1.输入：有零个或多个有外部提供的量作为算法的输入
2：输出：算法产生至少一个量作为输出
3.：确定性：组成算法的每条指令是清晰的，无歧异的。
4.：有限性：算法中每条指令的执行次数是有限的，执行每条指令的时间也是有限的
八、何谓伫列的"假溢"现象？如何解决？（5分）
伫列的假溢现象是指阵列实现的顺序伫列中，队尾指标已到达阵列的下表上界产生上溢而队头指标之前还有若干 空间闲置的现象。解决的办法之一是利用回圈伫列技术使阵列空间的首尾相连。
九、说明并比较档案的各种物理结构。（6分）

资料结构习题！跪求答案

#include <stdio.h>
#include <stdlib.h>
typedef struct lnode
{ int data;
struct lnode *next;
}lnode,*linklist;
linklist listinsert_l(linklist l,int i,int e)
{
linklist p,s;
int j;
p=l;
j=0;
while(p&&j<i-1)
{
p=p->next;
++j;
}
if(!p||j>i-1)
exit(0);
s=(linklist)malloc(sizeof(lnode));
s->data=e;
s->next=p->next;
p->next=s;
l=l->next;
printf("插入后的连结串行为： ");
while(l)
{
printf("%d ",l->data);
l=l->next;
}
return 0;
}
int listdelete_l(linklist l,int i,int b)
{
linklist p,q;
int j;
p=l;
j=0;
while(p->next&&j<i-1)
{
p=p->next;
++j;
}
if(!(p->next)||j>i-1)
exit(0);
q=p->next;
p->next=q->next;
b=q->data;
free(q);
l=l->next;
printf("删除后的连结串行为： ");
while(l)
{
printf("%d ",l->data);
l=l->next;
}
return b;
}
void main()
{
linklist l,p;
int n,i,e,j,a,b;
printf("输入结点的个数： ");
scanf("%d",&n);
l=(linklist)malloc(sizeof(lnode));
l->next=NULL;
printf("输入连结串行的资料： ");
for(i=n;i>0;--i)
{
scanf("%d",&a);
p=(linklist)malloc(sizeof(lnode));
p->data=a;
p->next=l->next;
l->next=p;
}
printf("输入要插入的位置和数： ");
scanf("%d%d",&j,&e);
listinsert_l(l,j,e);
printf(" 输入要删除的位置： ");
scanf("%d",&i);
b=listdelete_l(l,i,b);
printf(" 删除的数为：%d ",b);
}

这个资料结构选择题目选哪个答案正确?

D,连结串行的话

求资料结构习题集答案

资料下载网址：大学空间站（网络不让回答有网址的贴，所以没法给准确的资料地址）
下载方法：网络搜索下“大学空间站”，开启该网，注册大学空间站会员，下载。、、、、、、、、

‘叁’ 应聘，电气类 自动化类 笔试题目

数字电路
1、同步电路和异步电路的区别是什么？（仕兰微电子）
2、什么是同步逻辑和异步逻辑？（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）
线与逻辑是两个输出信号相连可以实顷颂现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holp时间？（汉王笔试）
5、setup和holp时间,区别.（南山之桥）
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）
7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA
2003.11.06 上海笔试试题）
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电子）
9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
10、你知道裤乎历那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
11、如何解决亚稳态。（飞利浦－大唐笔试）
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚
稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平
上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
12、IC设计中同步复位与 异步复位的区别。（南山之桥）
13、MOORE 与 MEELEY状态机的特征。（南山之桥）
胡搜14、多时域设计中,如何处理信号跨时域。（南山之桥）
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）
Delay < period - setup – hold
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延
迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华
为）
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决
定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）
18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA
2003.11.06 上海笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，
使得输出依赖于关键路径。（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优
点），全加器等等。（未知）
22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-
well process.Plot its transfer curve (Vout-Vin) And also explain the
operation region of PMOS and NMOS for each segment of the transfer curve? （威
盛笔试题circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define
the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）
27、用mos管搭出一个二输入与非门。（扬智电子笔试）
28、please draw the transistor level schematic of a cmos 2 input AND gate and
explain which input has faster response for output rising edge.(less delay
time)。（威盛笔试题circuit design-beijing-03.11.09）
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔
试）

30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）
31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）
32、画出Y=A*B+C的cmos电路图。（科广试题）
33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
35、利用4选1实现F(x,y,z)=xz+yz’。（未知）
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化
简）。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。
（Infineon笔试）
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什
么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）
39、用与非门等设计全加法器。（华为）
40、给出两个门电路让你分析异同。（华为）
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0
多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）
43、用波形表示D触发器的功能。（扬智电子笔试）
44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）
45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）
46、画出DFF的结构图,用verilog实现之。（威盛）
47、画出一种CMOS的D锁存器的电路图和版图。（未知）
48、D触发器和D锁存器的区别。（新太硬件面试）
49、简述latch和filp-flop的异同。（未知）
50、LATCH和DFF的概念和区别。（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。
（南山之桥）
52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）
53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）
54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出
carryout和next-stage. （未知）
57、用D触发器做个4进制的计数。（华为）
58、实现N位Johnson Counter,N=5。（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰
微电子）
60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）
61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）
62、写异步D触发器的verilog mole。（扬智电子笔试）
mole dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmole
63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试）
mole divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmole
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器
件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
PAL，PLD，CPLD，FPGA。
mole dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmole
65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解
的）。（威盛VIA 2003.11.06 上海笔试试题）
69、描述一个交通信号灯的设计。（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）
71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱
数。 （1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计
的要求。（未知）
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）
画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计
工程中可使用的工具及设计大致过程。（未知）
73、画出可以检测10010串的状态图,并verilog实现之。（威盛）
74、用FSM实现101101的序列检测模块。（南山之桥）
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。
例如a： 0001100110110100100110
b： 0000000000100100000000
请画出state machine；请用RTL描述其state machine。（未知）
75、用verilog ddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐
笔试）
76、用verilog hdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x
为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假
设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微
电子）
78、sram，falsh memory，及dram的区别？（新太硬件面试）
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
－14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温
度，增大电容存储容量）（Infineon笔试）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out
which nodes can store data and which node is word line control? （威盛笔试题
circuit design-beijing-03.11.09）
81、名词:sram,ssram,sdram
名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate

‘肆’ 集成 电路 前端 后端 设计

设计集成电路，大致分为前端、后端两大步骤。前端设计，大都是设计数字逻辑电路以实现预定功能；后端设计，是将设计好的逻辑电路布线在一个器件层、多个金属层中。设计结果提交给工厂制作。

‘伍’ 要成为一名前端IC工程师应掌握哪些知识

实际上hdl只是最基本的技能 随便哪个工科学生想要搞懂语法都不是难事 只有加深对电路本身的理解才算是实质上的提高
你还没毕业 暂时不用放很多精力到hdl和eda tool的使用 基本掌握一种语言即可（推荐verilog 比vhdl更流行） 现在还是学好专业课最关键 电路的一些基础课永远都很重要 即使你毕业后去面试 考题很多还是那些加法器与非门异或门之类的
IC设计的一些基本概念以及相关应用是必须清楚的 例如同步异步、竞争冒险、建立保持时间等等
此外 fpga应用越来越广泛 应该有一定了解

PS 想做IC设计 能读研究生还是读研究生 无论是理论还是应用都会有巨大的优势

‘陆’ 电子专业 面试题

我也是电子专业的，主要是考察数电模电和单片机，如果你是搞通讯设备，信号与系统和数字信号处理也要准备的，以下是我搜集的一些试题和部分答案，希望对你有帮助！
模拟电路

1、 基尔霍夫定理的内容是什么？（仕兰微电子）
基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.
2、平板电容公式(C=εS/4πkd)。（未知）
3、最基本的如三极管曲线特性。（未知）
4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）
6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点
，特别是广泛采用差分结构的原因。（未知）
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的
运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点
的 rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<< period - setup ? hold
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件.（华为）
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）
18、说说静态、动态时序模拟的优缺点。（威盛VIA
2003.11.06 上海笔试试题）
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA2003.11.06 上海笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入,使得输出依赖于关键路径。（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）
22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）

____________________________________________________________
信号与系统
1、的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多大？（仕兰微面试题目）
2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题）
3、如果模拟信号的带宽为 5khz,要用8K的采样率，怎么办？lucent) 两路？
4、信号与系统:在时域与频域关系。（华为面试题）
5、给出时域信号，求其直流分量。（未知）
6、给出一时域信号，要求（1）写出频率分量，（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）
7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。（Infineon笔试试题）
8、拉氏变换和傅立叶变换的表达式及联系。（新太硬件面题）
____________________________________________________________
DSP、嵌入式、软件等
1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目）
2、数字滤波器的分类和结构特点。（仕兰微面试题目）
3、IIR，FIR滤波器的异同。（新太硬件面题）
4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）
5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp软件面试题）
6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）
7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题）
8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威dsp软件面试题）
9、DSP的结构（哈佛结构）；（未知）
10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统
方面偏CS方向了，在CS篇里面讲了；（未知）
11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？
12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统
（300M CPU，50M SDRAM）中是否还需要优化？ （Intel）
13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）
14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目）
15、A） （仕兰微面试题目）
＃i nclude
void testf(int*p)
{
*p+=1;
}
main()
{
int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(n);
printf("Data v alue is %d ",*n);
}
------------------------------
B)
＃i nclude
void testf(int**p)
{
*p+=1;
}
main()
{int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(&n);
printf(Data v alue is %d",*n);
}
下面的结果是程序A还是程序B的？
Data v alue is 8
那么另一段程序的结果是什么？
16、那种排序方法最快? （华为面试题）
17、写出两个排序算法,问哪个好？（威盛）
18、编一个简单的求n!的程序 。（Infineon笔试试题）
19、用一种编程语言写n!的算法。（威盛VIA 2003.11.06 上海笔试试题）
20、用C语言写一个递归算法求N！；（华为面试题）
描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别
无源滤波器：这种电路主要有无源元件R、L和C组成
有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
数字电路
1、同步电路和异步电路的区别是什么？
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
5、名词：SRAM、SSRAM、SDRAM
SRAM：静态RAM
DRAM：动态RAM
SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。
SDRAM：Synchronous DRAM同步动态随机存储器
6、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片，两者的区别何在？
OTP means one time program，一次性编程
MTP means multi time program，多次性编程
OTP（One Time Program）是MCU的一种存储器类型
MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。
MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；
FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；
OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
8、单片机上电后没有运转，首先要检查什么？
首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。
接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。
然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。
另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。

1、二极管的导通时的压降。
答：0.7V。
2、三极管的工作条件。
答：B极（基极）在有一定的电压时，发射极电压应该在0.3V以上。
3、TTL电平的电压值。
答：5V上下浮动10%，即4.5V―5.5V。
4、电路分析主要讲的是什么，或者是围绕着什么讲的？
答：两个定理，即基尔霍夫电压定理，基尔霍夫电流定理。
5、数字信号处理的实质。
答：数字算法或数学算法。通过数学或数字算法实现频谱搬移，从而达到滤
波的效果。
6、单片机总线。
答：数据总线、控制总线、地址总线。P0口为I/O口，即可以是数据线，也可以是地址线，倘若都要使用时，要用锁存器将二者分开，做地址线时，充当地址线的低8位，高8位由P2口充当。
7、晶振的接法或分类。
答：内接晶振和外接晶振。晶振与口线的距离越近越好。否则，会对其他部分造成高频干扰。
8、键盘与控制器（或者是单片机）连接时时如何工作的。
答：通过控制器（或者是单片机）对键盘扫描，即：通过键盘与控制器相连导线上的电平值来判断按下的键盘，从而判断相应的键盘值，通过中断，调用相应的中断服务子程序。一般是通过键盘的行扫描和列扫描判断键盘。
9、通信的三种解调方式。
答：调频、调相、调幅。
10、语音信号的范围和传输比特。
答：语音信号的频率为300―3400赫兹，取上限频率。一般取4000赫兹，有抽样定理可知最低抽样频率为8000赫兹，中国采用PCM编码调制，即位8段，因此传输比特为64K。（顺便提一点，中国采用的是A律，与欧洲是一样的，即13折线，日本、美国用的是u律，15折线）
11、2M带宽。
答：语音传输是64K,中国用的是30/32线路系统，64K*32=2048k,即为我们所说的2M.
12、无线传输为什么都是用的高频。
答：从客观上来说，使用的频段是已经订好的，常用的是80M―120M。从专业角度上来分析，是因为在高频段上能提供较为理想的信道，达到信息良好的传输和带宽的资源有效利用，而且这样所提供的信道带宽也比较宽。
13、CDMA技术。
答：CDMA技术是码分多址技术，是无线通讯产品和服务的新时代率先开发的、用于提供十分清晰的语音效果的数字技术。通过利用数字编码"扩谱"无线电频率技术，CDMA能够提供比其他无线技术更好的、成本更低的语音效果、保密性、系统容量和灵活性，以及更加完善的服务。
14、CDMA的工作。
答：CDMA利用扩谱技术将语音分解成数字化的小片断，然后进行编码，以区别每个电话。因而，大量的用户能够共享相同的频谱，从而大大提高系统的性能。也就是说，CDMA使无线服务提供商将更多的数字化信号挤压到一定的无线网络片断中去。
15、常用的信道复用技术。
答：频分多路复用(FDM)，时分多路复用(TDM)，频分多址 (FDMA)，时分多址(TDMA)，码分多址(CDMA)。
16、单片机对系统的滤波。
答：单片机对系统只能实现数字滤波，即通过一种数字算法对系统进行滤波。常用的有中值滤波，平滑滤波，程序滤波等

‘柒’ 名企硬件工程师笔试题目

名企硬件工程师笔试题目

一、中兴硬件笔试题

中兴硬件类笔试题比较变态，因为硬件开发、硬件测试、射频等工程师的笔试题都是一样的，所以范围覆盖非常广，包括：电路分析、模电、数电、单片机、C语言、汇编语言、FPGA、DSP、高频电路、通信原理、PCB设计等等。

1)三极管的三个工作区域及条件(放大区、截止区、饱和区)

2)PCB的3W原则和20H原则(3W是相邻走线的中心间距大于3倍标准线宽，H指的是电源层与底层之间的介质的厚度，把电源层的边缘向内所20H以上)

3)PCB相邻层走线的方向(尽量相互垂直)

4)第三代移动通信技术3G的制式有哪几种?(移动TD-SDCMA、联通WCMDA、电信CDMA2000)

5)SDRAM和FLASH的区别?程序加载在哪里运行?为什么?(SDRAM——静态同步RAM，FLASH——闪存。程序加载在SDRAM里，因为其读写速度快于FLASH)

6)摩尔状态机和米勒状态的区别?(Moore：输出只与状态有关，与输入无关;Melay：输出与状态正森肆和输入都有关)

7)“线与”问题。(“线与”就是将逻辑门的输出直接并联以实现逻辑与的功能。前提条件：逻辑门必须为OC/OD门)

8)锁相环的结构组成?

9)同步电路和异步电路的时钟问题?

10)射频电路中，射频功率dbw的计算。(0dbw+0dbw = ?)

11)短路传输线的特征阻抗计算公式?

12)射频测量的注意事举轿项?影响天线发射效率的主要因素是啥?

13)If语句和switch语句的应用与区别

14)PCM编码的采样频率是多少?

15)基于理想运算放大器的反相比例放大电路的计算。

16)CMOS集成电路和TTL集成电路相关

17)51单片机的MOVX指令寻址空间?51单片机复位后，各寄存器SP、PSW等的值

18)元器件的热性能参数

19)异步通信方式?握手、异步FIFO、双口RAM

20)高频电路中，史密斯圆图的原点代表的阻抗是多少?加电容和电感，史密斯圆图点旋转方向?

21)TTL电平和CMOS电平的接口问题

22)直流发电机知识

23)空调的组成知识

24)CMOS集成电路输入脚悬空问题

25)音频功放电路的输出端的滤波电容的大小估算?(低通滤波电容)

26)提高电路的工作频率方法?(流水线技术?综春宏合时时序约束条件?最先到达的信号接近信号接收寄存器?)

二、浙江宇视科技硬件类笔试题

浙江宇视科技，主要致力于视频监控产品和解决方案的研发。硬件类笔试题大概有：

1)磁珠和电感的区别?应用场合?

2)低通、高通、带通、带阻滤波电路的识别

3)基于运放的信号运算电路

4)理想运算放放大器的条件?

5)温度对三极管和MOS管的阈值电压的影响?

6)建立时间setup-time和保持时间hold-time的概念、时序图

7)二进制、八进制、十六进制的相互转换问题

8)各类存储器的.概念(ROM、RAM、SRAM、SDRAM、DRAM、DDR SDRAM…)

三、深圳合信自动化

公司主要产品为PLC可编程逻辑控制、HMI人机交互、伺服、现场总线等自动化产品和解决方案。硬件类笔试内容有行测题+硬件知识题。

1)30个人围成圈，进行1、2、3报数。凡是3的倍数的人，则表演节目，此后不再参与报数。问，当只剩下一个人没有表演节目时，共进行了多少人次报数?

2)x、y、z分别为1-10的数，且有两个数相同。x-y=1,z+y=9。求：y=?

3)A、B、C、D、E五家电视台，上周收视率A排第一，本周收视率A退到第三，B、C、D的排名比上周前进一名。问E在上周排名第几?

4)某年8月有22个工作日，则8月1日可能是周几?

5)画出二极管的I-V曲线，并说明温度对其的影响?

6)运放电路计算题，运放开环放大倍数为3，求电路的电压放大倍数。

7)给上升沿触发D触发器，输入时钟为49KHZ，输入信号D为100KHZ，画出输出信号Q的波形?

8)输入一定频率脉冲，输出电路为低通滤波电路，且给了时间常数RC和输入脉冲周期的大小比较，画出输出波形?

9)数电知识，给出F(A,B,C)=AC+BC,用4选1多路选择器MUX搭建电路实现F。

四、京信通信

参加京信通信硬件笔试的人很多，试卷第一次不够发。通信类公司，笔试题设计较多通信知识。

1)关于AD的分辨率选择排除题

2)网络传输的结构形状?????、树形、直链???已记忆不清

3)三极管共射放大电路的Q点计算

4)关于USART全双工串行通信的特点

5)含有多个三极管、镜像电流源电路中，某三极管的集电极输出电流的大小计算?

6)二进制、十六进制的转换?

7)第三代移动通信技术3G的三大运营商和运营制式分别是什么?

8)光电耦合器电路，输入高电平或者悬空，输出电平的高低?

9)三极管工作在放大区的条件?(发射结正偏，集电结反偏)

五、康佳集团

康佳是中国第一家中外合资企业，1980年深圳特区成立时，康佳就成立了。电路设计师职位的笔试题如下：

1)传输数字信号的接口是哪个?(选项有：VGA、HDMI等，答案为HDMI)

2)载波频率为2.4HGZ的通信方式是?(WIFI和蓝牙，适用于近距离传输信号。GSM等不是)

3)LDO(低压差线性稳压电源)和DC-DC(直流-直流开关电源)的特性比较?

4)积分器的判定?

5)共射级放大电路的Q点计算、三极管的静态功耗、静态电压放大倍数计算

6)电视机显示的三基色?(RGB)

7)三极管工作在放大区的条件?

8)二极管的正向导电特性是?

9)三极管是什么控制器件?场效应管FET是什么控制器件?

10)一个PMOS管和三极管开关管组成的开关电路，问输入分别为0V和3.3V时，输出VCC=?

11)功率放大问题。功放IC驱动两个喇叭，功放输入电压+12V，效率为90%。喇叭阻抗为8Ω，电压为已知。求喇叭的功率、以及功放IC的输入电流?

12)运放题。虚短、虚断问题;电压跟随器问题;要求输出电压误差在±10%以内，选用1%精度还是5%精度的反馈电阻?

;