❶ FIR滤波器时延问题
FIR滤波器的最大特点就是线性延时，相位与频率是成正比的，延时就与频率无关了，是常量，群时延特性很好波形不会失真的厉害，如果给定FIR滤波器有N个抽头,那么延时是(N-1)/(2*Fs),这里Fs是采样频率，延时是一定的。要是非要刨根问底，一大堆公式，不好解释，上图了，你看看能看懂不
❷ DSP课程设计，求大神来帮个忙，关于FIR线性相位数字低通滤波器
数字低通滤波器
我可以给做好。。
❸ fir数字滤波器设计原理是什么
呵呵，这个比较适合去翻教科书，而不是来
❹ 求fir的verilog程序
可以啊，我很久之前写过，给你吧
mole fir4_3(clk,rst_n,fir_in,fir_out);
parameter in_width=8;
parameter out_width=18;
parameter h0=8'd63,h1=8'd127,h2=8'd127,h3=8'd63; //系数
input clk;
input rst_n;
input signed [in_width-1:0] fir_in; //输入数据位宽是8
output reg signed [out_width-1:0] fir_out; //输出数据位宽是17
reg [out_width-1:0] fir_out_reg; //输入输出寄存
reg [in_width-1:0] fir_in_reg;
reg [in_width-1:0] shift[2:0]; //delay模块
wire [15:0] mult[3:0]; //乘法器输出
reg [16:0] adder[1:0]; //加法器输出
integer i; //循环计数
//**************输入输出加一拍****************
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin
fir_in_reg<=8'd0;
fir_out<=18'd0;
end
else
begin
fir_in_reg<=fir_in;
fir_out<=fir_out_reg;
end
end
//*************delay模块***********************
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
for(i=2;i>=0;i=i-1)
shift[i]<=8'd0;
else
begin
for(i=2;i>0;i=i-1)
shift[i]<=shift[i-1];
shift[0]<=fir_in_reg;
end
end
//******************例化乘法器****************
mul mul1(.dataa(h0),.datab(fir_in_reg),.result(mult[0])),
mul2(.dataa(h1),.datab(shift[0]),.result(mult[1])),
mul3(.dataa(h2),.datab(shift[1]),.result(mult[2])),
mul4(.dataa(h3),.datab(shift[2]),.result(mult[3]));
//****************adder tree******************
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin
adder[1]<=17'd0;
adder[0]<=17'd0;
fir_out_reg<=18'd0;
end
else
begin
adder[0]<=mult[0]+mult[1];
adder[1]<=mult[2]+mult[3];
fir_out_reg<=adder[0]+adder[1];
end
end
endmole
这是顶层模块，其中乘法器可以使用fpga的资源，也可以直接用自己优化的方式实现。我已经成功仿真过，没问题。以上，有什么问题可以追问
❺ FIR滤波器的工作原理
我会啊，用dsp的ccs软件编嘛？
给个大概的意思：
滤波器需要的系数可以由matlab获得：
设采样频率为16khz,
由matlab得到归一化的截止频率为:
w1=2*1/16=0.125
w2=2*5/16=0.625
由命令b=fir1(36，[w1,w2])就可以得到系数向量b，加入滤波器的核心算法中即得到欲设计的带通滤波器。
看得懂的话就照着编，
看不懂的话你把滤波器的具体要求告诉我，我给你编个。
很容易的！
❻ FIR.im的发展历史
2012年，王猛（@TraWor)还是一名iOS开发者，因不堪忍受每天浪费大量的时间与测试人员反复沟通如何安装测试版应用，UDID是什么，如何获得测试人员的 UDID 等等等等，便自己写了一个工具，取名 Fly It Remotely，简称 fir.im, 第一版于2012年9月上线。
2013年9月，fir.im 对外发布，一个月后，超过 200 款应用托管到 fir.im 平台。
2014年4月，北京风起云飞科技有限公司成立，成为36氪氪空间首家入驻团队，并组建 X-Team，对 fir.im 进行了全新改版。
2014年6月14日，fir.im 新版正式上线，除基础的应用分发、获取 UDID功能外，新增了用户系统、团队与 App 权限、反馈模块等。同时还对UI与 UE进行了全新的设计。
2014年7月，从36氪氪空间毕业。
2014年7月18日，fir.im 正式支持 Android。
2014年8月5日，fir.im 接受CSDN开发系列访谈《近匠》采访。
2014年11月26日，fir.im-CLI 功能上线。
2014年12月，崩溃分析工具 BugHD 上线。
2015年2月1日，fir.im 安卓客户端上线。
2015年3月1日，fir.im-CLI 改进版。
2015年3月26日，邀请码生成系统 inCode 上线。
2015年6月14日，Rio 版上线。全新界面以及架构为用户带来更好的体验。
❼ 急！！！！！！！！用窗函数法设计FIR滤波器的主要特点是什么
窗函数法设计FIR滤波器
FIR 滤波器目前常用的设计方法有窗函数法和频率采样法，窗函数法是从 时域进行设计，而频率采样法是从频域进行设计。窗函数法由于简单、物理意义清晰，因而得到了较为广泛的应用。窗函数法设计的基本思想是：首先根据技术指标要求，选取合适的阶数 N 和窗函数的类型 w(n)，使其幅频特性逼近理想滤波器幅频特性。其次，因为理想滤波器的 hd(n)是无限长的，所以需要对 hd(n) 进行截断，数学上称这种方法为窗函数法。 简而言之，用窗函数法设计FIR滤波器是在时域进行的，先用傅里叶变换求出理想滤波器单位抽样相应hd(n)，然后加时间窗w(n)对其进行截断，以求得FIR 滤波器的单位抽样响应h(n)。
❽ 基于MATLAB和FPGA平台的FIR数字滤波器毕业设计，求来点QUARTUS II的程序
同题，纠结中
❾ quartus ii的CIC核+FIR核该怎么设置
一个是时序约束，另一个就是逻辑锁定。时序约束是按照你的时序要求去布局布线。而逻辑锁定则是指设计者将某个模块或者某个网络指定在器件的某个位置。尽管有时序约束，但综合器也不能保证每次都能达到要求；而只有当逻辑锁定后，它能保证被锁定的模块在下一次综合不被改变。
事出有因，之前加进来的一个SPI模块，一开始是正常的，后来陆续在设计中加了一些模块，综合后，居然发现SPI模块工作不正常，奇怪的是，在我备份的几个版本中，有几个正常，有几个又不正常，而在这个过程中SPI模块从未被修改过。我想一定是综合器在捣鬼，后来我在SPI正常的版本上查看chip
planner中spi的布局信息，然后将其逻辑锁定，再添加新的模块进来，结果发现，SPI果然没有受到影响。